CN106449397A - 一种形成螺丝帽状硅通孔的刻蚀方法 - Google Patents

一种形成螺丝帽状硅通孔的刻蚀方法 Download PDF

Info

Publication number
CN106449397A
CN106449397A CN201610878031.6A CN201610878031A CN106449397A CN 106449397 A CN106449397 A CN 106449397A CN 201610878031 A CN201610878031 A CN 201610878031A CN 106449397 A CN106449397 A CN 106449397A
Authority
CN
China
Prior art keywords
etching
silicon
hat shape
opening
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610878031.6A
Other languages
English (en)
Inventor
李全宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Industrial Park Co Ltd Of Industries Based On Nanotechnology Institute For Research And Technology
Original Assignee
Suzhou Industrial Park Co Ltd Of Industries Based On Nanotechnology Institute For Research And Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Industrial Park Co Ltd Of Industries Based On Nanotechnology Institute For Research And Technology filed Critical Suzhou Industrial Park Co Ltd Of Industries Based On Nanotechnology Institute For Research And Technology
Priority to CN201610878031.6A priority Critical patent/CN106449397A/zh
Publication of CN106449397A publication Critical patent/CN106449397A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

本发明涉及一种形成螺丝帽状硅通孔的刻蚀方法，根据待形成的螺丝帽状硅通孔获取第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段，采用反应离子刻蚀工艺在硅基底的上端形成坡度为60‑85°的开口；在第二刻蚀阶段，采用抗反射涂层反刻和电感耦合等离子体深硅刻蚀工艺沿开口的底端往下形成垂直的通孔。本发明采用反应离子刻蚀和电感耦合等离子体刻蚀两步体硅刻蚀法，和叠加工艺流程形成所需要的螺丝帽状结构，刻蚀方法简单，可操作性强。

Description

一种形成螺丝帽状硅通孔的刻蚀方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种形成螺丝帽状硅通孔的刻蚀方法。
背景技术
随着半导体行业的快速发展，硅通孔刻蚀技术越来越重要，尤其在3D封装和MEMS领域，体硅刻蚀是必不可少的关键步骤。目前在硅通孔刻蚀技术领域，通用的是博世工艺和非博世工艺，在MEMS领域中，随着刻蚀角度的精确要求，博世工艺普遍采用。但这种工艺当然也有一定的局限性，一般刻蚀角度较为垂直或者是梯形或者是底部略大于顶部的倒梯形形貌，如图1所示。对于上端开口大，尤其类似于螺丝帽状结构，通过这种技术无法去实现。
现有的硅通孔刻蚀技术，不管是博世和非博世工艺，均是一步刻蚀形成刻蚀形貌，并且是倒梯形结构或较为垂直的形貌，难以达到上端开口大、下端较为垂直且上端开口与竖直方向正交形成一定的倾斜坡度的柱体结构(即螺丝帽状的结构)。在微机电领域，前述的柱体结构设计的复杂性、可行性亟待解决。
有鉴于上述的缺陷，本设计人，积极加以研究创新，以期创设一种采用两步法形成螺丝帽状硅通孔的刻蚀方法，使其更具有产业上的利用价值。
发明内容
为解决上述技术问题，本发明的目的是提供一种形成螺丝帽状硅通孔的刻蚀方法，采用两步法体硅刻蚀实现上端开口大、下端较为垂直的类似螺丝帽状的柱体结构，并使上端开口与竖直方向正交形成一定的倾斜坡度、且上端倾斜的坡度与竖直方向有明显的分界点。
本发明的形成螺丝帽状硅通孔的刻蚀方法，根据待形成的螺丝帽状硅通孔获取第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段，采用反应离子刻蚀工艺在硅基底的上端形成坡度为60-85°的开口；在第二刻蚀阶段，采用抗反射涂层反刻和电感耦合等离子体深硅刻蚀工艺沿开口的底端往下形成垂直的通孔。
进一步的，所述第一刻蚀阶段具体包括步骤：
(1)结合反应离子刻蚀选择比与开口的设计深度，在硅基底上进行光阻涂布；
(2)光阻曝光并显影，获得光阻的开口为逐渐收窄的形貌；
(3)采用反应离子刻蚀工艺，利用干法刻蚀法对硅基底进行第一步体硅刻蚀，初步形成第一刻蚀阶段所需的上端开口形貌；
(4)反应离子刻蚀结束，进行干法去胶并清洗，去除反应过程中开口的侧壁生成的聚合物。
进一步的，所述第二刻蚀阶段具体包括步骤：
(1)在上端形成开口的硅基底上进行平坦型抗反射涂层涂布；
(2)在平坦型抗反射涂层上涂布光阻；
(3)光刻曝光后再进行光阻显影；
(4)采用抗反射涂层反刻工艺直接刻蚀到开口的底壁，形成刻蚀垂直通孔的掩膜版；
(5)采用电感耦合等离子体深硅刻蚀博世工艺，直接刻蚀到硅基底的底部，形成沿开口底端垂直的刻蚀形貌；
(6)采用干法灰化工艺去除硅基底表面的光刻胶后，硅基底上具有螺丝帽状体硅刻蚀形貌。
进一步的，反应离子的刻蚀气体为CL2气体和HBR气体。
进一步的，采用刻蚀型抗反射涂层在硅基底上进行平坦型抗反射涂层涂布。
进一步的，利用所述形成螺丝帽状硅通孔的刻蚀方法还可在带绝缘停止层或不带绝缘停止层的硅基底上刻蚀出具有螺丝帽状的深沟槽梳齿结构。
借由上述方案，本发明至少具有以下优点：
1、采用反应离子刻蚀和电感耦合等离子体刻蚀两步体硅刻蚀法，和叠加工艺流程形成所需要的螺丝帽状结构，刻蚀方法简单，可操作性强；
2、第一刻蚀阶段中，采用反应离子刻蚀(RIE)干法刻蚀，调整Si对PR的刻蚀选择比，通过调整刻蚀气体CL2和HBR的比例，达到所需要的刻蚀角度(60-85°之间)，具有可控性；
3、第二刻蚀阶段中使用具有流动性较强的平坦型抗反射涂层(BARC)，加以这种刻蚀型BARC反刻技术实现进一步电感耦合等离子刻蚀的掩膜版，确保刻蚀的精确度。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是现有技术刻蚀后形貌截面示意图；
图2是本发明中第一刻蚀阶段刻蚀过程的流程图；
图3是本发明中第二刻蚀阶段刻蚀过程的流程图；
图4是本发明刻蚀后获得的螺丝帽状硅通孔的硅片截面图；
图5是本发明刻蚀后获得的螺丝帽状硅通孔的立体透视图；
图6是本发明延伸设计的深沟槽梳齿结构示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明一较佳实施例所述的一种形成螺丝帽状硅通孔的刻蚀方法，主要运用反应离子刻蚀(简称RIE)和电感耦合等离子体(简称ICP)深硅刻蚀技术两步法去实现刻蚀形貌，利用PR反刻蚀技术(BARC ETCH)辅助实现，首先根据待形成的螺丝帽状硅通孔获取第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段，采用反应离子刻蚀工艺在硅基底的上端形成坡度为60-85°的开口；在第二刻蚀阶段，采用抗反射涂层反刻和电感耦合等离子体深硅刻蚀工艺沿开口的底端往下形成垂直的通孔。
第一刻蚀阶段中，开口坡度根据实际需要，通过调整反应离子刻蚀气体CL2和HBR的比例，即可使开口达到一定坡度，可满足坡度60至85°的要求。具体的，如图2所示，第一刻蚀阶段具体包括步骤：
(1)结合反应离子刻蚀选择比(即刻蚀硅Si和光阻PR的速率比)与开口的设计深度，在硅基底上进行光阻涂布(假若开口设计深度为25微米，结合反应离子刻蚀选择比，光阻涂布的厚度设计为10微米)；
(2)光阻曝光并显影，获得光阻的开口为逐渐收窄的形貌；
(3)采用反应离子刻蚀工艺，利用干法刻蚀法对硅基底进行第一步体硅刻蚀，初步形成第一刻蚀阶段所需的上端开口形貌(通过调整刻蚀气体CL2和HBR的比例，例如使两者比例为6∶1，达到约80度的刻蚀角度-即开口的坡度)；
(4)反应离子刻蚀结束，进行干法去胶并清洗，去除反应过程中开口的侧壁生成的聚合物。
第二刻蚀阶段主要是抗反射涂层(BARC)反刻和电感耦合等离子体(ICP)深硅刻蚀。具体的，如图3所示，第二刻蚀阶段具体包括步骤：
(1)在上端形成开口的硅基底上进行平坦型抗反射涂层涂布：这一步中，采用刻蚀型抗反射涂层在硅基底上进行平坦型抗反射涂层涂布。采取刻蚀型抗反射涂层(BARC)，具有较好的流动性便于刻蚀孔填充(旋转胶黏度一般大于1000CP)，该刻蚀型BARC不能与光阻一起被显影掉，相反碱溶性的BARC跟光阻一样具有弱酸性能被碱溶液显影；
(2)在平坦型抗反射涂层上涂布光阻(光阻涂布的厚度为10微米厚，通过涂布光阻，光刻曝光再进行光阻显影时，确保光阻下层的抗反射涂层不被显影)；
(3)光刻曝光后再进行光阻显影；
(4)采用抗反射涂层反刻工艺直接刻蚀到开口的底壁，形成刻蚀垂直通孔的掩膜版；
(5)采用电感耦合等离子体深硅刻蚀博世工艺，直接刻蚀到硅基底的底部停止层，形成沿开口底端垂直的刻蚀形貌(博士工艺具有接近90度的垂直性，采用博士工艺可以形成螺丝帽状硅通孔下部分垂直的刻蚀形貌)；
(6)采用干法灰化工艺去除硅基底表面的光刻胶后，硅基底上具有螺丝帽状体硅刻蚀形貌。
如图4和图5所示，本发明基于两步体硅刻蚀法可以实现上端开口较大，下半部分较为垂直的柱体结构，即螺丝帽状结构，上端开口与竖直方向正交形成一定的倾斜坡度，上端倾斜的坡度与竖直方向有明显的分界点。从而使得在封装时，采用螺丝帽状的硅通孔，能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，可以更有效地实现3D芯片层叠，制造出结构更复杂、性能更强大、更具成本效率的芯片。
本发明刻蚀后形貌——螺丝帽状结构，还可推广到在不带停止层或者带停止层的绝缘衬底上的硅(SOI)片刻蚀深沟槽梳齿结构，如图6所示，以达到各种使用需求。
可见，本发明的刻蚀方法能够实现特殊需求的螺丝帽状结构，满足设计多样性的需要，而且这种结构的刻蚀方法可以推广到其他产品设计中，并且可以对结构类型进一步延伸设计，如设计成深硅孔、深沟槽梳齿等结构。
以上所述仅是本发明的优选实施方式，并不用于限制本发明，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。

Claims (6)

1.一种形成螺丝帽状硅通孔的刻蚀方法，其特征在于：根据待形成的螺丝帽状硅通孔获取第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段，采用反应离子刻蚀工艺在硅基底的上端形成坡度为60-85°的开口；在第二刻蚀阶段，采用抗反射涂层反刻和电感耦合等离子体深硅刻蚀工艺沿开口的底端往下形成垂直的通孔。
2.根据权利要求1所述的形成螺丝帽状硅通孔的刻蚀方法，其特征在于：所述第一刻蚀阶段具体包括步骤：
(1)结合反应离子刻蚀选择比与开口的设计深度，在硅基底上进行光阻涂布；
(2)光阻曝光并显影，获得光阻的开口为逐渐收窄的形貌；
(3)采用反应离子刻蚀工艺，利用干法刻蚀法对硅基底进行第一步体硅刻蚀，初步形成第一刻蚀阶段所需的上端开口形貌；
(4)反应离子刻蚀结束，进行干法去胶并清洗，去除反应过程中开口的侧壁生成的聚合物。
3.根据权利要求2所述的形成螺丝帽状硅通孔的刻蚀方法，其特征在于：所述第二刻蚀阶段具体包括步骤：
(1)在上端形成开口的硅基底上进行平坦型抗反射涂层涂布；
(2)在平坦型抗反射涂层上涂布光阻；
(3)光刻曝光后再进行光阻显影；
(4)采用抗反射涂层反刻工艺直接刻蚀到开口的底壁，形成刻蚀垂直通孔的掩膜版；
(5)采用电感耦合等离子体深硅刻蚀博世工艺，直接刻蚀到硅基底的底部，形成沿开口底端垂直的刻蚀形貌；
(6)采用干法灰化工艺去除硅基底表面的光刻胶后，硅基底上具有螺丝帽状体硅刻蚀形貌。
4.根据权利要求2所述的形成螺丝帽状硅通孔的刻蚀方法，其特征在于：反应离子的刻蚀气体为CL2气体和HBR气体。
5.根据权利要求3所述的形成螺丝帽状硅通孔的刻蚀方法，其特征在于：采用刻蚀型抗反射涂层在硅基底上进行平坦型抗反射涂层涂布。
6.根据权利要求1-5任一项所述的形成螺丝帽状硅通孔的刻蚀方法，其特征在于：利用所述形成螺丝帽状硅通孔的刻蚀方法还可在带绝缘停止层或不带绝缘停止层的硅基底上刻蚀出具有螺丝帽状的深沟槽梳齿结构。
CN201610878031.6A 2016-10-09 2016-10-09 一种形成螺丝帽状硅通孔的刻蚀方法 Pending CN106449397A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610878031.6A CN106449397A (zh) 2016-10-09 2016-10-09 一种形成螺丝帽状硅通孔的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610878031.6A CN106449397A (zh) 2016-10-09 2016-10-09 一种形成螺丝帽状硅通孔的刻蚀方法

Publications (1)

Publication Number Publication Date
CN106449397A true CN106449397A (zh) 2017-02-22

Family

ID=58172504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610878031.6A Pending CN106449397A (zh) 2016-10-09 2016-10-09 一种形成螺丝帽状硅通孔的刻蚀方法

Country Status (1)

Country Link
CN (1) CN106449397A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817531A (zh) * 2019-02-02 2019-05-28 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法
CN110116986A (zh) * 2019-05-07 2019-08-13 上海华虹宏力半导体制造有限公司 一种mems加速器件的通孔刻蚀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058510A (ja) * 1998-07-31 2000-02-25 Hitachi Chem Co Ltd プラズマエッチング電極板
US6818564B1 (en) * 2001-12-20 2004-11-16 Analog Devices, Inc. Method for etching a tapered bore in a silicon substrate, and a semiconductor wafer comprising the substrate
CN103367192A (zh) * 2013-07-09 2013-10-23 上海华力微电子有限公司 检测通孔蚀刻不足和通孔缺失缺陷的方法
CN106276770A (zh) * 2016-09-29 2017-01-04 苏州工业园区纳米产业技术研究院有限公司 用于微机电系统芯片的基片、微机电系统芯片及制备方法
CN206126834U (zh) * 2016-09-29 2017-04-26 苏州工业园区纳米产业技术研究院有限公司 用于微机电系统芯片的基片及微机电系统芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058510A (ja) * 1998-07-31 2000-02-25 Hitachi Chem Co Ltd プラズマエッチング電極板
US6818564B1 (en) * 2001-12-20 2004-11-16 Analog Devices, Inc. Method for etching a tapered bore in a silicon substrate, and a semiconductor wafer comprising the substrate
CN103367192A (zh) * 2013-07-09 2013-10-23 上海华力微电子有限公司 检测通孔蚀刻不足和通孔缺失缺陷的方法
CN106276770A (zh) * 2016-09-29 2017-01-04 苏州工业园区纳米产业技术研究院有限公司 用于微机电系统芯片的基片、微机电系统芯片及制备方法
CN206126834U (zh) * 2016-09-29 2017-04-26 苏州工业园区纳米产业技术研究院有限公司 用于微机电系统芯片的基片及微机电系统芯片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817531A (zh) * 2019-02-02 2019-05-28 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法
US11537016B2 (en) 2019-02-02 2022-12-27 Hefei Xinsheng Optoft Fctronics Technology Co., Ltd. Method of manufacturing array substrate, and array substrate
CN110116986A (zh) * 2019-05-07 2019-08-13 上海华虹宏力半导体制造有限公司 一种mems加速器件的通孔刻蚀方法

Similar Documents

Publication Publication Date Title
US11043453B2 (en) Method of preventing pattern collapse
TWI545622B (zh) 藉由交叉多重圖案化層以增加圖案密度的方法
KR101915370B1 (ko) 라인들을 정확하게 컷팅하기 위한 그래포-에피택셜 유도성 자기 조립의 사용
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
TWI676292B (zh) 一種在基底上製造半導體裝置之鰭結構的方法
CN106876391A (zh) 一种沟槽版图结构、半导体器件及其制作方法
US9589800B2 (en) Method for integrated circuit patterning
TWI628508B (zh) 形成圖案的方法
CN107037699A (zh) 标记结构的形成方法
CN105609415B (zh) 一种刻蚀方法
KR20170092645A (ko) 실리콘 다이옥사이드 기판의 식각 방법 및 식각 장치
TWI644358B (zh) 蝕刻的方法
CN106449397A (zh) 一种形成螺丝帽状硅通孔的刻蚀方法
CN105355587B (zh) 一种避免浅沟槽隔离结构出现深度负载效应的方法
CN102249179A (zh) 改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法
US11018218B2 (en) Narrow gap device with parallel releasing structure
TWI415216B (zh) 具有用於接合之鄰近儲存槽之半導體互連及其製造方法
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
CN105336669B (zh) 一种制作半导体器件的方法
CN106276770A (zh) 用于微机电系统芯片的基片、微机电系统芯片及制备方法
CN103700622B (zh) 硅通孔的形成方法
CN105390433A (zh) 半导体器件制造方法
CN108231806A (zh) 电容及其形成方法、图像传感器电路及其形成方法
CN109326558A (zh) 沟槽填充结构及其制备方法
TW202029368A (zh) 在半導體裝置中形成孔結構的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222

RJ01 Rejection of invention patent application after publication