CN102249179A - 改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法 - Google Patents

改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法 Download PDF

Info

Publication number
CN102249179A
CN102249179A CN2010101800720A CN201010180072A CN102249179A CN 102249179 A CN102249179 A CN 102249179A CN 2010101800720 A CN2010101800720 A CN 2010101800720A CN 201010180072 A CN201010180072 A CN 201010180072A CN 102249179 A CN102249179 A CN 102249179A
Authority
CN
China
Prior art keywords
cavity
etching
dry etching
gradient
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101800720A
Other languages
English (en)
Inventor
吴智勇
方精训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010101800720A priority Critical patent/CN102249179A/zh
Publication of CN102249179A publication Critical patent/CN102249179A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

本发明公开了一种改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，包括如下步骤：第一步，在刻蚀微机电系统传感薄膜空腔之前，预先将空腔在晶圆上图形曝光的尺寸做的比设计尺寸小，进行光刻曝光；第二步，采用干法刻蚀把空腔刻蚀出一个浅槽；第三步，在同一个刻蚀腔中各向同性刻蚀光刻胶；第四步，循环使用第二步和第三步工艺；第五步，满足空腔的深度和开口度后停止刻蚀，形成有阶梯的空腔。该方法通过把微机电系统传感薄膜空腔的侧壁坡度做得平缓，扩大后续牺牲层的填充和湿法刻蚀工艺的窗口，牺牲层容易填充平缓，湿法刻蚀中药液容易进入腔体。

Description

改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法
技术领域
本发明属于半导体集成电路制造领域，具体涉及一种干法刻蚀工艺方法，尤其涉及一种改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法。
背景技术
在微机电系统(MEMS)的一种压敏传感器件制程中，作为传感薄膜的伸缩空间空腔(cavity)必须通过在晶圆表面的刻蚀(ETCH)工艺来完成。空腔侧壁的坡度(profile angle)是由干法刻蚀(DRY ETCH)工艺控制的，空腔侧壁的坡度直接影响到后续牺牲层的填充和湿法刻蚀工艺，坡度越小，后续的这两项工艺窗口越大，牺牲层容易填充平缓，湿法刻蚀中药液容易进入腔体。干法刻蚀出平缓坡度的腔体后向空腔填充牺牲层，CMP平坦化，然后在空腔的周围的牺牲层刻蚀一圈通孔用作为定锚，进行定锚通孔填充和传感薄膜淀积，刻蚀出传感薄膜形状，再通过湿法刻蚀工艺把所有牺牲层刻蚀干净。
其中由于MEMES空腔的深度很深，一般大于或等于1.5微米，很难使腔体侧壁坡度很小即侧壁很倾斜。传统的压敏传感器件空腔刻蚀方法中光刻曝光后如图1所示，然后进行干法刻蚀，干法刻蚀后空腔示意图如图2所示，就传统的一步干法刻蚀只能获得70度以上的坡度(见图2)，因为传统一步干法刻蚀工艺中，侧壁的倾斜只能通过刻蚀打落的光刻胶和刻蚀过程中自己生成的聚合物保护侧壁，虽然侧壁很光滑，但是对于MEMS如此深的空腔，很难有足够的聚合物把坡度做到70度以下。
发明内容
本发明要解决的技术问题是提供一种改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，该方法通过把微机电系统传感薄膜空腔的侧壁坡度做得平缓，扩大后续牺牲层的填充和湿法刻蚀工艺的窗口，牺牲层容易填充平缓，湿法刻蚀中药液容易进入腔体。
为解决上述技术问题，本发明提供一种改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，包括如下步骤：
第一步，在刻蚀微机电系统传感薄膜空腔之前，预先将空腔在晶圆上图形曝光的尺寸做的比设计尺寸小，进行光刻曝光；
第二步，采用干法刻蚀把空腔刻蚀出一个浅槽；
第三步，在同一个刻蚀腔中各向同性刻蚀光刻胶；
第四步，循环使用第二步和第三步工艺；
第五步，满足空腔的深度和开口度后停止刻蚀，形成有阶梯的空腔。
第一步中，所述光刻曝光中光刻胶的厚度大于1微米。
第二步中，采用光刻胶对硅选择比比较大的各向异性刻蚀方法把空腔刻蚀出一个浅槽。
第二步中，通过压力为5mT～100mT、下部电极偏置功率为10W～350W的包含CL2，HBR或O2气体的各向异性干法刻蚀硅基板。
第三步中，采用各向同性刻蚀光刻胶，横向损失光刻胶，使光刻胶图形的尺寸比第二步的浅槽尺寸大，形成阶梯的首个台阶。
第三步中，采用对光刻胶和氧化膜刻蚀性很强的气体(例如CF4)，并降低偏置功率为0W～50W的各向同性的刻蚀方法；或者使用O2气体进行各向同性刻蚀光刻胶，然后补充一步时间为5秒到10秒的含有CF4气体的刻蚀步骤以去除自然氧化层。
在第三步和第四步之间还包括如下步骤A：在刻蚀腔中通惰性气体；则第四步为循环使用第二步、第三步和步骤A工艺。
步骤A中，所述惰性气体可以为氩气，在刻蚀腔中通惰性气体时把所有的电极功率设为零，以便带走第二步和第三步刻蚀留在刻蚀腔内的颗粒和漂浮聚合物。
第四步中，通过反复的刻蚀台阶，使微机电系统空腔开口从下往上的由小变大，侧壁则形成阶梯状的爬坡。
第五步中，所述满足空腔的深度和开口度后停止刻蚀，需合理计算出空腔深度和开口尺寸的关系，在干法刻蚀停止前深度和开口大小都能达到目标。
和现有技术相比，本发明具有以下有益效果：本发明是通过多步的干法刻蚀把深度很大的腔体侧壁做成阶梯状，总体的坡度将会变得平缓，本发明适用于光刻胶掩模干法刻蚀工艺而非硬掩模干法刻蚀工艺。本发明工艺通过把微机电系统传感薄膜空腔的侧壁坡度做得平缓，扩大后续牺牲层的填充和湿法刻蚀工艺的窗口，牺牲层容易填充平缓，湿法刻蚀中药液容易进入腔体。通过此工艺可以有效把MEMS空腔的侧壁坡度做到70度以下，并且可以根据需要合理调节坡度大小，台阶多少和大小。
附图说明
图1是传统的压敏传感器件空腔刻蚀方法中光刻曝光后的示意图；
图2是传统的压敏传感器件空腔刻蚀方法中干法刻蚀后空腔的示意图；
图3是本发明方法第一步完成后的示意图；
图4是本发明方法第二步完成后的示意图；
图5是本发明方法第三步和第四步完成后的示意图；
图6是本发明方法第五步和第六步完成后的示意图；
其中，1是硅衬底，2是光刻胶。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明是通过多步的干法刻蚀把深度很大的腔体侧壁做成阶梯状，总体的坡度将会变得平缓，本发明适用于光刻胶掩模干法刻蚀工艺而非硬掩模干法刻蚀工艺。本发明工艺方法主要包括如下步骤：
第一步，需要预先把空腔在晶圆上曝光的尺寸做的比实际设计的尺寸小，光刻胶的厚度最好大于1微米，通过半导体的光刻技术可以改变任何图形的尺寸，主要是光刻胶的涂布尽量的厚，以此能抵抗住后面干法刻蚀的损失，光刻曝光后如图3所示；
第二步，用干法刻蚀即光刻胶对硅选择比比较大的各向异性刻蚀方法把空腔刻出一个浅槽(见图4)，这步通过压力为5mT～100mT、下部电极偏置功率为10W～350W的包含CL2，HBR，O2等气体的刻蚀方法就能实现。
第三步是采用如CF4等对光刻胶和氧化膜刻蚀性很强的气体，并尽量降低偏置功率为0W～50W的各向同性的刻蚀方法，使光刻胶在横向损失一小部分，使光刻胶图形的尺寸比第二步的浅槽尺寸大，这样就形成了腔体侧壁阶梯的首个台阶(见图5)。当然也可以使用O2等气体进行各向同性刻蚀光刻胶，但后面必须补充一步时间很短(大约5秒到10秒左右)含有CF4气体的刻蚀步骤，目的是去除自然氧化层。
第四步可以通过吹AR(氩气)等惰性气体，并把所有的电极功率设为零，这样可以带走前两步刻蚀留在刻蚀腔内的颗粒和漂浮聚合物(见图5)，当然对于缺陷控制不是很严的工艺，可以省略这步。
第五步，循环使用以上第二步、第三步、第四步的刻蚀；通过反复的刻蚀台阶，使MEMS空腔开口从下往上的由小变大，侧壁则形成阶梯状的爬坡(见图6)。
第六步，满足空腔的深度和开口度后停止刻蚀，形成有阶梯的空腔(见图6)。合理计算出空腔深度和开口尺寸的关系，在干法刻蚀停止前深度和开口大小都能达到目标；把MEMS空腔侧壁做成阶梯状，虽然不是很平滑，但是能够把整体的坡度做得很小，对扩大后续的工艺窗口起到作用。
本发明方法适用于微机电系统中的压敏传感器件，但不仅限于这种器件。本发明方法适用于所有的基于硅衬底的微机电系统传感器件中需要挖槽的干法刻蚀工艺。本发明工艺通过把微机电系统传感薄膜空腔的侧壁坡度做得平缓，扩大后续牺牲层的填充和湿法刻蚀工艺的窗口，牺牲层容易填充平缓，湿法刻蚀中药液容易进入腔体。

Claims (11)

1.一种改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，其特征在于，包括如下步骤：
第一步，在刻蚀微机电系统传感薄膜空腔之前，预先将空腔在晶圆上图形曝光的尺寸做的比设计尺寸小，进行光刻曝光；
第二步，采用干法刻蚀把空腔刻蚀出一个浅槽；
第三步，在同一个刻蚀腔中各向同性刻蚀光刻胶；
第四步，循环使用第二步和第三步工艺；
第五步，满足空腔的深度和开口度后停止刻蚀，形成有阶梯的空腔。
2.如权利要求1所述的改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，其特征在于，第一步中，所述光刻曝光中光刻胶的厚度大于1微米。
3.如权利要求1所述的改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，其特征在于，第二步中，采用光刻胶对硅选择比比较大的各向异性刻蚀方法把空腔刻蚀出一个浅槽。
4.如权利要求1或3所述的改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，其特征在于，第二步中，通过压力为5mT～100mT、下部电极偏置功率为10W～350W的包含CL2，HBR或O2气体的各向异性干法刻蚀硅基板。
5.如权利要求1所述的改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，其特征在于，第三步中，采用各向同性刻蚀光刻胶，横向损失光刻胶，使光刻胶图形的尺寸比第二步的浅槽尺寸大，形成阶梯的首个台阶。
6.如权利要求1或5所述的改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，其特征在于，第三步中，采用对光刻胶和氧化膜刻蚀性很强的气体，并降低偏置功率为0W～50W的各向同性的刻蚀方法；或者使用O2气体进行各向同性刻蚀光刻胶，然后补充一步时间为5秒到10秒的含有CF4气体的刻蚀步骤以去除自然氧化层。
7.如权利要求6所述的改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，其特征在于，所述对光刻胶和氧化膜刻蚀性很强的气体是CF4。
8.如权利要求1所述的改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，其特征在于，在第三步和第四步之间还包括如下步骤A：在刻蚀腔中通惰性气体；则第四步为循环使用第二步、第三步和步骤A工艺。
9.如权利要求8所述的改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，其特征在于，步骤A中，所述惰性气体为氩气，在刻蚀腔中通惰性气体时把所有的电极功率设为零，以便带走第二步和第三步刻蚀留在刻蚀腔内的颗粒和漂浮聚合物。
10.如权利要求1所述的改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，其特征在于，第四步中，通过反复的刻蚀台阶，使微机电系统空腔开口从下往上的由小变大，侧壁则形成阶梯状的爬坡。
11.如权利要求1所述的改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法，其特征在于，第五步中，所述满足空腔的深度和开口度后停止刻蚀，需合理计算出空腔深度和开口尺寸的关系，在干法刻蚀停止前深度和开口大小都能达到目标。
CN2010101800720A 2010-05-20 2010-05-20 改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法 Pending CN102249179A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101800720A CN102249179A (zh) 2010-05-20 2010-05-20 改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101800720A CN102249179A (zh) 2010-05-20 2010-05-20 改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法

Publications (1)

Publication Number Publication Date
CN102249179A true CN102249179A (zh) 2011-11-23

Family

ID=44976820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101800720A Pending CN102249179A (zh) 2010-05-20 2010-05-20 改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法

Country Status (1)

Country Link
CN (1) CN102249179A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102530847A (zh) * 2012-02-22 2012-07-04 中国科学院上海微系统与信息技术研究所 热绝缘微结构及其制备方法
CN107818918A (zh) * 2017-09-18 2018-03-20 杭州电子科技大学 一种深硅刻蚀制作高精度通孔的方法
CN111646427A (zh) * 2020-05-27 2020-09-11 无锡韦尔半导体有限公司 台阶结构的制作方法及振动检测装置
CN111675192A (zh) * 2019-11-29 2020-09-18 浙江集迈科微电子有限公司 一种微系统模组的深硅空腔刻蚀方法
CN116364827A (zh) * 2023-05-29 2023-06-30 江西兆驰半导体有限公司 一种mini LED及其制备方法
WO2023197340A1 (zh) * 2022-04-11 2023-10-19 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020166838A1 (en) * 2001-05-10 2002-11-14 Institute Of Microelectronics Sloped trench etching process
US20050023631A1 (en) * 2003-07-31 2005-02-03 Varghese Ronnie P. Controlled dry etch of a film
CN101271843A (zh) * 2007-03-20 2008-09-24 中芯国际集成电路制造(上海)有限公司 减少晶圆缺陷的制造方法
CN101556919A (zh) * 2009-05-21 2009-10-14 中国电子科技集团公司第十三研究所 控制SiC基体刻蚀的台阶形貌的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020166838A1 (en) * 2001-05-10 2002-11-14 Institute Of Microelectronics Sloped trench etching process
US20050023631A1 (en) * 2003-07-31 2005-02-03 Varghese Ronnie P. Controlled dry etch of a film
CN101271843A (zh) * 2007-03-20 2008-09-24 中芯国际集成电路制造(上海)有限公司 减少晶圆缺陷的制造方法
CN101556919A (zh) * 2009-05-21 2009-10-14 中国电子科技集团公司第十三研究所 控制SiC基体刻蚀的台阶形貌的方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102530847A (zh) * 2012-02-22 2012-07-04 中国科学院上海微系统与信息技术研究所 热绝缘微结构及其制备方法
CN107818918A (zh) * 2017-09-18 2018-03-20 杭州电子科技大学 一种深硅刻蚀制作高精度通孔的方法
CN107818918B (zh) * 2017-09-18 2019-11-05 杭州电子科技大学 一种深硅刻蚀制作高精度通孔的方法
CN111675192A (zh) * 2019-11-29 2020-09-18 浙江集迈科微电子有限公司 一种微系统模组的深硅空腔刻蚀方法
CN111646427A (zh) * 2020-05-27 2020-09-11 无锡韦尔半导体有限公司 台阶结构的制作方法及振动检测装置
CN111646427B (zh) * 2020-05-27 2023-06-20 无锡韦感半导体有限公司 台阶结构的制作方法及振动检测装置
WO2023197340A1 (zh) * 2022-04-11 2023-10-19 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN116364827A (zh) * 2023-05-29 2023-06-30 江西兆驰半导体有限公司 一种mini LED及其制备方法
CN116364827B (zh) * 2023-05-29 2023-08-29 江西兆驰半导体有限公司 一种mini LED及其制备方法

Similar Documents

Publication Publication Date Title
CN102249179A (zh) 改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法
US9466541B2 (en) Mechanism for MEMS bump side wall angle improvement
JP4034164B2 (ja) 微細パターンの作製方法及び半導体装置の製造方法
TWI571931B (zh) 半導體裝置的製造方法、用以在半導體薄膜堆疊中形成無瓦解之複數高深寬比溝槽的方法及所形成之半導體裝置
CN103730570B (zh) 磁传感器的形成方法
JP3363131B2 (ja) エッチング方法
US6780337B2 (en) Method for trench etching
US9023225B2 (en) Pattern forming method
Kiihamäki et al. Depth and profile control in plasma etched MEMS structures
US20110115042A1 (en) Structure for decreasing minimum feature size in an integrated circuit
JP5743718B2 (ja) 成形型の製造方法及び光学素子
US20140141615A1 (en) Method of forming patterned film on a bottom and a top-surface of a deep trench
JP6123242B2 (ja) パターン形成方法
KR100712336B1 (ko) 프리즘의 제조방법
JP2984539B2 (ja) 酸化シリコン膜のドライエッチング方法
CN104211010A (zh) 一种刻蚀方法
JP4865361B2 (ja) ドライエッチング方法
TWI229377B (en) Method for forming cavities having different aspect ratios
CN106449397A (zh) 一种形成螺丝帽状硅通孔的刻蚀方法
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
JP2011027759A (ja) 光学素子の製造方法および光学素子
CN104627954A (zh) 用于mems传感器的刻蚀方法
TW200901306A (en) Method for forming deep trench
CN104538360A (zh) 一种闪存的存储单元栅极制备方法
CN105097703B (zh) 一种制作半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111123