CN107818918B - 一种深硅刻蚀制作高精度通孔的方法 - Google Patents
一种深硅刻蚀制作高精度通孔的方法 Download PDFInfo
- Publication number
- CN107818918B CN107818918B CN201710842404.9A CN201710842404A CN107818918B CN 107818918 B CN107818918 B CN 107818918B CN 201710842404 A CN201710842404 A CN 201710842404A CN 107818918 B CN107818918 B CN 107818918B
- Authority
- CN
- China
- Prior art keywords
- annulus
- etching
- photoresist
- hole
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 83
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 83
- 239000010703 silicon Substances 0.000 title claims abstract description 83
- 238000005530 etching Methods 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 238000009826 distribution Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000004528 spin coating Methods 0.000 claims abstract description 8
- 238000011161 development Methods 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 238000012546 transfer Methods 0.000 claims abstract description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 238000013461 design Methods 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 5
- 230000007797 corrosion Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims 1
- 238000010884 ion-beam technique Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 15
- 239000012528 membrane Substances 0.000 abstract description 6
- 230000004075 alteration Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 23
- 229960002050 hydrofluoric acid Drugs 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000013049 sediment Substances 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000004033 diameter control Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000002493 microarray Methods 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Weting (AREA)
- Micromachines (AREA)
Abstract
本发明提供一种深硅刻蚀制作高精度通孔的方法。现有方法刻蚀深度空间分布不均匀，从而改变硅通孔的侧壁及底部轮廓。本发明方法首先在基底上依次制备SiO2薄膜层和多晶硅薄膜，然后通过紫外光刻将所设计圆环相间的图形转移到裸硅片背面的光刻胶上，再按照图案进行深硅刻蚀，将基底刻穿至刻蚀截止层，去除裸硅片背面残余的光刻胶后重新旋涂光刻胶，将所设计的基准通孔图案通过紫外光刻转移到光刻胶上；显影后，将整个硅片浸入氢氟酸溶液中，对截止层进行湿法腐蚀，基准通孔区域内的圆环完全脱落，形成高精度通孔。本发明方法可以解决深硅刻蚀过程中因负载效应所导致的通孔侧壁轮廓形状畸变问题，提高微型通孔的刻蚀精度。
Description
技术领域
本发明涉及硅微机械加工技术，具体涉及一种深硅刻蚀制作高精度通孔的方法。
背景技术
深硅刻蚀技术(DRIE)是制作硅通孔、微阵列、高深宽比结构的常用微机械加工技术，在微机电系统(MEMS)中有重要应用。该技术最早起源于德国Robert Bosch公司开发的各向异性硅刻蚀工艺方法，也被称为Bosch过程。该过程分为钝化和刻蚀两部分，在C4F8的钝化作用下，因等离子聚合作用在表面和侧壁产生了一层聚合物保护膜；在SF6的刻蚀作用下，保护膜会被刻掉露出硅，进而继续对硅进行刻蚀。在侧面保护膜消失殆尽之时又堆积一层保护膜，如此交替钝化与刻蚀过程，就可以达到高深宽比刻蚀的效果。
然而，深硅刻蚀技术也存在一些不足或难题，限制了其在高精度微纳结构制作中的应用。负载效应(loading effect)就是一个典型的难题，其具体包括特征尺寸下的微负载效应和深宽比效应，以及芯片和晶圆级别的宏观负载效应和剖面负载效应。负载效应的存在容易造成刻蚀速率随器件结构发生变化和刻蚀深度空间分布不均匀，从而改变硅通孔的侧壁及底部轮廓，降低硅通孔的制作精度，影响MEMS器件的性能。例如，在多晶硅振膜结构中，硅通孔的侧壁轮廓和底部轮廓直接影响多晶硅振膜的形状，可能导致其本征振动模态发生变化，偏离器件设计要求。
发明内容
本发明的目的就是针对现有技术的不足，提供一种深硅刻蚀制作高精度通孔的方法。
本发明方法的具体步骤是：
步骤1.采用化学气相沉积技术、热氧化法或正硅酸乙酯热分解法在裸硅片正面淀积一层厚度为500～1500nm的SiO2薄膜，作为背面深硅刻蚀截止层；
步骤2.在SiO2薄膜层上采用化学气相沉积技术淀积厚度为1～2μm的多晶硅,便于观察深硅刻蚀的刻蚀深度空间分布均匀性；
步骤3.从裸硅片背面进行紫外光刻，将所设计圆环相间的图形转移到裸硅片背面的光刻胶上，形成多个圆环相间的图案；每个圆环图案中圆环的环宽W大于等于裸硅片厚度h与刻蚀深宽比r之比，即所设计圆环相间的图形是指，根据步骤4中深硅刻蚀的离子束强度分布，设计每个圆环图案中圆环的环宽W，使步骤4中所有圆环相间的图案深硅刻蚀速率相同；
步骤4.紫外光刻完成后，按照多个圆环相间的图案进行深硅刻蚀，将基底刻穿至刻蚀截止层，形成多个圆环沟槽；
步骤5.去除裸硅片背面残余的光刻胶，然后在裸硅片背面旋涂光刻胶，所旋涂的光刻胶正对圆环沟槽图案，多个圆环沟槽内充满光刻胶；
步骤6.将所设计的基准通孔图案通过紫外光刻转移到光刻胶上；显影后，基准通孔区域内表面及基准通孔区域内的圆环沟槽内的光刻胶被完全去除；
步骤7.将整个硅片浸入氢氟酸溶液中，对截止层进行湿法腐蚀，氢氟酸溶液从基准通孔区域内的圆环沟槽流入至截止层，基准通孔区域内的圆环沟槽对应的SiO2材料腐蚀完以后，圆环完全脱落，形成通孔，高精度通孔制作完成。
本发明方法可以解决深硅刻蚀过程中因负载效应所导致的通孔侧壁轮廓形状畸变问题，提高微型通孔的刻蚀精度，使通孔径向控制精度好于1μm或沟槽宽度的一半。通常情况下，按照圆形图案直接刻蚀几百微米的通孔，会在通孔与截止层附近的底部区域出现“凸边”(negative undercut)现象，使通孔底部的直径变小、形状发生畸变。相比之下，按照本发明提供的圆环相间图案制作通孔时，即便出现类似的“凸边”现象，理论上，通孔底部的径向尺寸变化必然小于沟槽宽度的一半。常见MEMS工艺中，最小关键尺寸为2μm，因此，当沟槽宽度为最小关键尺寸时，通孔径向控制精度好于1μm。另外，借助该方法可在一定范围内自由调节通孔的孔径大小，增加器件设计的自由度。
附图说明
图1-1为传统深硅刻蚀方法制作通孔示意图；
图1-2为传统深硅刻蚀方法制作通孔的结构示意图；
图2-1为本发明所提方法制作通孔示意图；
图2-2为本发明所提方法制作通孔的结构示意图；
图3为通过圆环的环宽调节刻蚀深度分布的示意图。
具体实施方式
传统深硅刻蚀方法受负载效应和聚合物堆积的影响一般会出现如图1-1和1-2所示现象，图1-1中箭头为刻蚀方向。从图1-1中可以看出，侧壁会出现类似于驻波形状的轮廓，同时，硅片1中的通孔底部(沿刻蚀方向)会出现明显的刻蚀深度不均匀的现象。经过氢氟酸湿法腐蚀后，沿着通孔底部会在硅片1上的SiO2薄膜层2(SiO2薄膜层2上为多晶硅薄膜3)形成一个通孔。可以看到，此时SiO2薄膜层的通孔直径为d，与设计孔径D存在较大偏差，详细参见图1-2。本发明提出的方法可以有效减小如上所述实际通孔直径d与设计孔径D之间的偏差，从而提高通孔制作的精度。
一种深硅刻蚀制作高精度通孔的方法，该方法的具体步骤是：
步骤1.采用化学气相沉积技术、热氧化法或正硅酸乙酯热分解法在裸硅片正面淀积一层厚度为500～1500nm的SiO2薄膜，作为背面深硅刻蚀截止层；
步骤2.在SiO2薄膜层上采用化学气相沉积技术淀积厚度为1～2μm的多晶硅,便于观察深硅刻蚀的刻蚀深度空间分布均匀性；
步骤3.从裸硅片背面进行紫外光刻，将所设计圆环相间的图形转移到裸硅片背面的光刻胶上，形成多个圆环相间的图案；每个圆环图案中圆环的环宽W大于等于裸硅片厚度h与刻蚀深宽比r之比，即所设计圆环相间的图形是指，根据步骤4中深硅刻蚀的离子束强度分布，设计每个圆环图案中圆环的环宽W，使步骤4中所有圆环相间的图案深硅刻蚀速率相同；
步骤4.紫外光刻完成后，按照多个圆环相间的图案进行深硅刻蚀，将硅片基底1刻穿至刻蚀截止层(SiO2薄膜2)，形成多个圆环沟槽，如图2-1，图中SiO2薄膜2上为多晶硅薄膜3；
步骤5.去除裸硅片背面残余的光刻胶，然后在裸硅片背面旋涂光刻胶，所旋涂的光刻胶正对圆环沟槽图案，多个圆环沟槽内充满光刻胶；
步骤6.将所设计的基准通孔图案通过紫外光刻转移到光刻胶上；显影后，基准通孔区域内表面及基准通孔区域内的圆环沟槽内的光刻胶被完全去除；
步骤7.将整个硅片浸入氢氟酸溶液中，对截止层进行湿法腐蚀，氢氟酸溶液从基准通孔区域内的圆环沟槽流入至截止层，基准通孔区域内的圆环沟槽对应的SiO2材料腐蚀完以后，圆环完全脱落，形成通孔，高精度通孔制作完成。
以下详细说明一种三层结构来制作高精度通孔的方法，如图2-1和2-2，该三层结构从小往上依次包括：硅片基底1、SiO2薄膜2和多晶硅薄膜3，图中箭头为刻蚀方向。
步骤1、使用CVD工艺在裸硅片正面淀积一层1μm的SiO2薄膜，作为背面深硅刻蚀截止层，主要技术参数如下：
| N<sub>2</sub>O | 710sccm |
| N<sub>2</sub> | 180sccm |
| SIH<sub>4</sub> | 4sccm |
| RFPOWER | 20w |
| PRESSURE | 2000mtorr |
| SPEED | 73nm/min快速 |
| TIME | 13min40s |
步骤2、SiO2薄膜层上采用CVD工艺淀积1μm多晶硅,便于观察深硅刻蚀的刻蚀深度空间分布均匀性，主要技术参数如下：
| NH3 | 10sccm |
| N2 | 1000sccm |
| SIH4 | 13.5sccm |
| RFPOWER | 67w |
| LFPOWER | 53w |
| PRESSURE | 1700mtorr |
| SPEED | 50nm/min |
| TIME | 20min |
步骤3、从硅片背面进行紫外光刻，将所设计圆环相间的图形转移到硅片背面，其中，圆环的环宽由硅片厚度以及深硅刻蚀设备的深宽比所决定；主要工艺参数包括：使用紫外光刻机在真空模式下曝光2.2s；掩膜板上圆环的环宽为2μm，圆环间隔也为2μm；圆环最大直径为800μm；
步骤4、曝光显影后，从硅片背面进行深硅刻蚀，将圆环图案转移至硅片基底上，直到硅片被刻穿，得到圆环沟槽结构；
步骤5、在硅片背面旋涂光刻胶，正对上一步骤刻蚀出的圆环结构，将所设计的基准通孔图案转移到光刻胶上，显影后基准通孔区域内的光刻胶被完全去除。主要工艺参数包括：紫外光刻机在真空模式下曝光6.5s；基准孔径设为400μm；
步骤6、将整个硅片浸入氢氟酸溶液中，对SiO2薄膜层进行湿法腐蚀，氢氟酸溶液从基准通孔区域内的圆环结构流入至SiO2薄膜层，圆环上的SiO2材料腐蚀完以后，圆环完全脱落，高精度通孔制作完成，通孔径向控制精度好于圆环的环宽的一半。主要工艺参数包括：使用缓冲氢氟酸溶液(BOE 5:1溶液)；20℃水浴中BOE 5:1溶液腐蚀SiO2的速率为200nm/min；最短腐蚀时间为10min。圆环沟槽结构上面的SiO2材料被腐蚀完后，圆环失去支撑，掉落后形成如图2-2所示通孔。
如图2-1所示，使用圆环型通孔结构时，由于圆环型沟槽宽度的限制作用，出现在最外侧圆环侧壁和底部的轮廓起伏不大，相对于图1-2所示情况有较大改善。
深硅刻蚀过程中，通孔将穿过整个硅片基底1，SiO2薄膜2作为截止层，可防止基底被刻穿后继续刻蚀上层薄膜结构。而本发明中SiO2薄膜2还能起到支撑的作用，将刻蚀后的圆环固定住，便于后续工艺对这些圆环进行选择性地释放。通常，多晶硅薄膜3可作为可振动薄膜，用于感应压强变化或声压变化。在本发明的另一个实施例中，按照器件的工作原理和设计要求，多晶硅薄膜3可以是其它不容易被氢氟酸溶液腐蚀的薄膜，一般这些薄膜对孔径控制精度有较高要求。
需要注意到的是，当通孔尺寸达到晶圆尺度，除了受负载效应和聚合物堆积的影响，深硅刻蚀所采用的离子源的强度分布就不均匀，因此刻蚀出的圆环型沟槽深度也不均匀，如图3(a)所示。在这种情况下，需要适当改变沟槽的宽度。根据负载效应的工作原理，沟槽加宽会使刻蚀速率增加，因此经过调整沟槽宽度可以使边缘与中心达到同样的刻蚀深度，如图3(b)。
依据以上描述，本领域技术人员应当对本发明所述制作高精度通孔的方法有了清楚的认识。需要进一步说明的是，任意与圆环沟槽结构具有同胚(topologicalisomorphism)关系并具备相同功能的设计都在本发明保护范围以内，比如说，其他多边形环状沟槽结构。凡是在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (1)
1.一种深硅刻蚀制作高精度通孔的方法，其特征在于该方法的具体步骤是：
步骤1.采用化学气相沉积技术、热氧化法或正硅酸乙酯热分解法在裸硅片正面淀积一层厚度为500～1500nm的SiO2薄膜，作为背面深硅刻蚀截止层；
步骤2.在SiO2薄膜层上采用化学气相沉积技术淀积厚度为1～2μm的多晶硅,便于观察深硅刻蚀的刻蚀深度空间分布均匀性；
步骤3.从裸硅片背面进行紫外光刻，将所设计圆环相间的图形转移到裸硅片背面的光刻胶上，形成多个圆环相间的图案；每个圆环图案中圆环的环宽W大于等于裸硅片厚度h与刻蚀深宽比r之比，即所设计圆环相间的图形是指，根据步骤4中深硅刻蚀的离子束强度分布，设计每个圆环图案中圆环的环宽W，使步骤4中所有圆环相间的图案深硅刻蚀速率相同；
步骤4.紫外光刻完成后，按照多个圆环相间的图案进行深硅刻蚀，将基底刻穿至刻蚀截止层，形成多个圆环沟槽；
步骤5.去除裸硅片背面残余的光刻胶，然后在裸硅片背面旋涂光刻胶，所旋涂的光刻胶正对圆环沟槽图案，多个圆环沟槽内充满光刻胶；
步骤6.将所设计的基准通孔图案通过紫外光刻转移到光刻胶上；显影后，基准通孔区域内表面及基准通孔区域内的圆环沟槽内的光刻胶被完全去除；
步骤7.将整个硅片浸入氢氟酸溶液中，对截止层进行湿法腐蚀，氢氟酸溶液从基准通孔区域内的圆环沟槽流入至截止层，基准通孔区域内的圆环沟槽对应的SiO2材料腐蚀完以后，圆环完全脱落，形成通孔，高精度通孔制作完成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710842404.9A CN107818918B (zh) | 2017-09-18 | 2017-09-18 | 一种深硅刻蚀制作高精度通孔的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710842404.9A CN107818918B (zh) | 2017-09-18 | 2017-09-18 | 一种深硅刻蚀制作高精度通孔的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107818918A CN107818918A (zh) | 2018-03-20 |
| CN107818918B true CN107818918B (zh) | 2019-11-05 |
Family
ID=61607679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710842404.9A Expired - Fee Related CN107818918B (zh) | 2017-09-18 | 2017-09-18 | 一种深硅刻蚀制作高精度通孔的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107818918B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110277348B (zh) * | 2019-06-05 | 2021-09-28 | 浙江芯动科技有限公司 | 一种半导体tsv结构的制造工艺方法及半导体tsv结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101025445A (zh) * | 2006-02-17 | 2007-08-29 | 株式会社日立制作所 | 微透镜用模具的制造方法 |
| CN102249179A (zh) * | 2010-05-20 | 2011-11-23 | 上海华虹Nec电子有限公司 | 改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4984706B2 (ja) * | 2006-07-19 | 2012-07-25 | 株式会社デンソー | マイクロ構造体の製造方法 |
-
2017
- 2017-09-18 CN CN201710842404.9A patent/CN107818918B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101025445A (zh) * | 2006-02-17 | 2007-08-29 | 株式会社日立制作所 | 微透镜用模具的制造方法 |
| CN102249179A (zh) * | 2010-05-20 | 2011-11-23 | 上海华虹Nec电子有限公司 | 改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107818918A (zh) | 2018-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130156947A1 (en) | Track Spin Wafer Chuck | |
| KR100981313B1 (ko) | 초소수성 및 초발수성 표면을 갖는 패턴 및 그 형성방법 | |
| KR100815221B1 (ko) | 마이크로 렌즈용 몰드의 제조방법 | |
| US9187320B2 (en) | Method for etching a complex pattern | |
| CN107818918B (zh) | 一种深硅刻蚀制作高精度通孔的方法 | |
| US6136243A (en) | Method for molding high precision components | |
| CN112048707B (zh) | 一种薄膜图形化夹具工装及其应用方法 | |
| US9324760B2 (en) | CMOS integrated method for fabrication of thermopile pixel on semiconductor substrate with buried insulation regions | |
| KR20070050344A (ko) | 마이크로 렌즈용 형의 제조 방법 | |
| CN102478763A (zh) | 光刻方法 | |
| US9902613B2 (en) | Positioning method in microprocessing process of bulk silicon | |
| US10359609B2 (en) | Spacer wafer for wafer-level camera and method for manufacturing same | |
| CN103400753B (zh) | 双重曝光制作高均匀度栅极线条的方法 | |
| CN104062707B (zh) | 光纤对准基座阵列的制造方法 | |
| US6900136B2 (en) | Method for reducing reactive ion etching (RIE) lag in semiconductor fabrication processes | |
| KR101173155B1 (ko) | 마이크로렌즈 어레이의 제조 방법 | |
| US6930051B1 (en) | Method to fabricate multi-level silicon-based microstructures via use of an etching delay layer | |
| CN105612119A (zh) | 在表面上形成沉积的图案的方法 | |
| JP6590510B2 (ja) | シリコンウエハの加工方法 | |
| JP2003139920A (ja) | マイクロレンズの製造方法 | |
| US20150200347A1 (en) | CMOS Integrated Method for the Release of Thermopile Pixel on a Substrate by Using Anisotropic and Isotropic Etching | |
| KR101310668B1 (ko) | 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기 | |
| US20190279871A1 (en) | Method of enhancing generation efficiency of patterned optical coating | |
| TWI855778B (zh) | 半導體元件及其製造方法 | |
| CN117369075A (zh) | 光学装置封装及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191105 Termination date: 20210918 |