CN104211010A - 一种刻蚀方法 - Google Patents

一种刻蚀方法 Download PDF

Info

Publication number
CN104211010A
CN104211010A CN201310216921.7A CN201310216921A CN104211010A CN 104211010 A CN104211010 A CN 104211010A CN 201310216921 A CN201310216921 A CN 201310216921A CN 104211010 A CN104211010 A CN 104211010A
Authority
CN
China
Prior art keywords
semiconductor layer
etching
layer
protective layer
lithographic method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310216921.7A
Other languages
English (en)
Inventor
洪培真
李春龙
王文武
李俊峰
赵超
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310216921.7A priority Critical patent/CN104211010A/zh
Publication of CN104211010A publication Critical patent/CN104211010A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种刻蚀方法，包括：提供衬底，所述衬底包括绝缘层及其上的半导体层；在所述半导体层上形成掩膜层，所述掩膜层具有宽度不同的图案；在预定时间内刻蚀所述半导体层，以形成沟槽，部分沟槽暴露绝缘层；在所述沟槽内壁形成保护层；继续刻蚀所述半导体层。保护层对刻蚀完毕的沟槽侧壁起到了保护作用，避免后继刻蚀在沟槽底部横向刻蚀形成底切，改善缺口效应，工艺简单，利于提高器件的性能。

Description

一种刻蚀方法
技术领域
本发明涉及半导体制造领域，特别涉及一种刻蚀方法。
背景技术
在MEMS（Micro Electromechanical System，微电子机械系统）器件的制造工艺中，缺口效应（notching effect/footing effect）是一个众所周知的难以控制或消除的难题。
例如在制造高深宽比的微陀螺仪时，参考图1-2所示，在SOG（Siliconon Glass）衬底100上刻蚀不同宽度的沟槽102、104，由于滞后效应，具有高的长径比的沟槽具有低的刻蚀效率，这样，当宽沟槽102刻蚀到埋氧层时，窄沟槽104的刻蚀还未完成，如图1所示；在继续进行刻蚀时，由于缺口效应，在宽沟槽102底部横向刻蚀，形成底切。而在制造高长径比的微陀螺仪时，缺口效应会破坏移动结构，如悬臂梁，以及固定结构如固定架形成底切，从而影响器件的性能。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，提供一种改善缺口效应的刻蚀方法。
为此，本发明提供了如下技术方案：
一种刻蚀方法，包括：
提供衬底，所述衬底包括绝缘层及其上的半导体层；
在所述半导体层上形成掩膜层，所述掩膜层具有宽度不同的图案；
在预定时间内刻蚀所述半导体层，以形成沟槽，部分沟槽暴露绝缘层；
在所述沟槽侧壁形成保护层；
继续刻蚀所述半导体层。
优选地，采用感应耦合等离子体的刻蚀方法，在预定时间内刻蚀所述半导体层，以形成沟槽，部分沟槽暴露绝缘层；
原位进行氮化，将刻蚀气体转变为氮气，氮气等离子体与沟槽内裸露的半导体层反应形成保护层，继续原位刻蚀，去除沟槽底部的保护层，以在沟槽侧壁形成保护层；
继续原位刻蚀所述半导体层。
优选地，所述衬底为SOI衬底或SOG衬底。
优选地，刻蚀所述半导体层的刻蚀气体为HBr/O2，或者HBr/Cl2/O2。
优选地，在所述沟槽内壁形成保护层的步骤具体为：氮化或氧化裸露沟槽内的半导体层，以形成保护层；再各向异性刻蚀去除沟槽底部的保护层。
优选地，在继续刻蚀所述半导体层之后还包括：去除所述保护层以及去除所述掩膜层。
本发明实施例提供的刻蚀方法，在刻蚀不同宽度的沟槽时，先进行一次刻蚀，部分暴露绝缘层后，在沟槽的侧壁上形成保护层，该保护层对刻蚀完毕的沟槽底部起到了保护作用，避免后继续刻蚀在沟槽底部横向刻蚀形成底切，改善缺口效应，工艺简单，利于提高器件的性能。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1-图2示出了现有技术中制造高深宽比比的微陀螺仪时刻蚀的截面示意图；
图3为根据本发明实施例的刻蚀方法的流程示意图；
图4-图9示出了根据本发明实施例的刻蚀方法的截面示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
正如背景技术中的描述，为了改善缺口效应，本发明提出了一种刻蚀方法，包括：提供衬底，所述衬底包括绝缘层及其上的半导体层；在所述半导体层上形成掩膜层，所述掩膜层具有宽度不同的图案；在预定时间内刻蚀所述半导体层，以形成沟槽，部分沟槽暴露绝缘层；在所述沟槽内壁形成保护层；继续刻蚀所述半导体层。通过两次刻蚀来形成沟槽，并在第一刻蚀之后，在沟槽的内壁形成保护层，该保护层对第一次刻蚀完毕的沟槽底部起到了保护作用，避免后续刻蚀在沟槽底部横向刻蚀形成底切，改善缺口效应。
为了更好的理解本发明，以下将结合流程图3和本发明实施例的示意图对本发明的形成方法进行详细的描述。
在步骤S01，提供衬底200，所述衬底200包括绝缘层2002及其上的半导体层2003，参考图4所示。
在本实施例中，所述衬底可以是SOI衬底200，参考图4所示，所述SOI衬底200包括顶层硅2003、埋氧层2002以及背衬底2001，所述埋氧层2002即为衬底的绝缘层，所述顶层硅2003即为衬底的半导体层。
在其他实施例中，所述衬底还可以为SOG衬底或其他复合绝缘层的衬底。
在步骤S02，在所述半导体层2003上形成掩膜层201，所述掩膜层201具有宽度不同的图案2011、2012，参考图4所示。
在本实施例中，所述掩膜层201为硬掩膜，如二氧化硅掩膜层，在该掩膜层201上至少具有两种宽度的图案，在该掩膜层201覆盖下，将半导体层2003刻蚀至绝缘层2002。需要说明的是，在本发明中，掩膜层的图案的宽度是指该图案的最小尺寸，在图案为矩形时是指最小的边长，在图案为圆形时指圆形图案的直径。
在其他实施例中，所述掩膜层还可以为其他材料的掩膜，如氮化硅或光刻胶等，图案的数量及尺寸可以根据具体器件设计进行选择。
在步骤S03，在预定时间内刻蚀所述半导体层2003，以形成沟槽202、204，部分沟槽202暴露绝缘层2002，参考图5所示。
在本实施例中，可以采用ICP（感应耦合等离子体，Inductively CoupledPlasma）进行刻蚀，刻蚀气体为HBr/O2(或HBr/Cl2/O2)。在一定时间之后，较宽图案202下的半导体层首先刻蚀到绝缘层2002。在其他实施例中，也可以采用其他刻蚀工艺进行第一次刻蚀。
在步骤S04，在所述沟槽202、204内壁形成保护层206，参考图7所示。
在本实施例中，具体地，首先，原位进行氮化工艺，即上述器件结构仍处于S03步骤中的刻蚀机内，将刻蚀气体转化为纯N2（氮气），施加射频功率，形成N2等离子体。所述沟槽202、204内裸露的硅部分被氮化形成SixBryOzN的保护层206，如图6所示。而后，可以原位通过各向异性刻蚀将未暴露绝缘层的沟槽204底部的保护层206去除，如图7所示，以便进行后续第二次刻蚀。在其他实施例中也可以采用其他的工艺形成保护层。
在步骤S05，继续刻蚀所述半导体层，如图8所示。
在本实施例中，可以采用ICP（感应耦合等离子体，Inductively CoupledPlasma）继续进行原位刻蚀，可以与第一次刻蚀半导体层时采用相同的刻蚀气体，在一定时间之后，较窄图案204下的半导体层继续刻蚀直到暴露绝缘层2002。在其他实施例中，也可以采用其他刻蚀工艺进行第二次刻蚀。在此阶段刻蚀中，较宽图案202的沟槽底部由保护层206覆盖，避免了继续刻蚀时，横向刻蚀造成底部形成底切，改善缺口效应，工艺简单，利于提高器件的性能。
而后，可以根据需要，将该保护层206去除，进一步还可以将掩膜层201去除。
以上仅是实现本发明的优选实施例，所述制造方法仅仅是示例，本发明并不限于此。在该优选实施例中，采用ICP刻蚀方法进行半导体层的刻蚀，在形成保护层时，通过改变刻蚀气体进行氮化工艺形成保护层，之后仍然原位继续刻蚀半导体层，整个过程可以在一台刻蚀机中完成，不同步骤中仅需改变刻蚀气体，减少工序，易于实现，且保护效果好，未见沟槽底部有明显底切形成。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (6)

1.一种刻蚀方法，包括：
提供衬底，所述衬底包括绝缘层及其上的半导体层；
在所述半导体层上形成掩膜层，所述掩膜层具有宽度不同的图案；
在预定时间内刻蚀所述半导体层，以形成沟槽，部分沟槽暴露绝缘层；
在所述沟槽内壁形成保护层；
继续刻蚀所述半导体层。
2.根据权利要求1所述的刻蚀方法，其特征在于，采用感应耦合等离子体的刻蚀方法，在预定时间内刻蚀所述半导体层，以形成沟槽，部分沟槽暴露绝缘层；
原位进行氮化，将刻蚀气体转变为氮气，氮气等离子体与沟槽内裸露的半导体层反应形成保护层，继续原位刻蚀，去除沟槽底部的保护层，以在沟槽侧壁形成保护层；
继续原位刻蚀所述半导体层。
3.根据权利要求2所述的刻蚀方法，其特征在于，所述衬底为SOI衬底或SOG衬底。
4.根据权利要求3所述的刻蚀方法，其特征在于，刻蚀所述半导体层的刻蚀气体为HBr/O2，或者HBr/Cl2/O2。
5.根据权利要求1所述的刻蚀方法，其特征在于，在所述沟槽内壁形成保护层的步骤具体为：氮化或氧化裸露沟槽内的半导体层，以形成保护层；再各向异性刻蚀去除沟槽底部的保护层。
6.根据权利要求1所述的刻蚀方法，其特征在于，在继续刻蚀所述半导体层之后还包括：去除所述保护层以及去除所述掩膜层。
CN201310216921.7A 2013-06-03 2013-06-03 一种刻蚀方法 Pending CN104211010A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310216921.7A CN104211010A (zh) 2013-06-03 2013-06-03 一种刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310216921.7A CN104211010A (zh) 2013-06-03 2013-06-03 一种刻蚀方法

Publications (1)

Publication Number Publication Date
CN104211010A true CN104211010A (zh) 2014-12-17

Family

ID=52092993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310216921.7A Pending CN104211010A (zh) 2013-06-03 2013-06-03 一种刻蚀方法

Country Status (1)

Country Link
CN (1) CN104211010A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637808A (zh) * 2015-02-05 2015-05-20 深圳市华星光电技术有限公司 一种解决底切问题的刻蚀方法
CN105253853A (zh) * 2015-10-26 2016-01-20 北京航天控制仪器研究所 一种sog-mems芯片中防止icp过度刻蚀的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354421A (en) * 1991-01-22 1994-10-11 Sony Corporation Dry etching method
JPH1065233A (ja) * 1996-06-25 1998-03-06 Xerox Corp ドライエッチング装置
US20070004215A1 (en) * 2005-07-01 2007-01-04 Lexmark International, Inc. Dry etching methods
CN1891617A (zh) * 2005-07-01 2007-01-10 北京大学 在感应耦合等离子体刻蚀中保护刻蚀结构的方法
CN101174563A (zh) * 2006-10-30 2008-05-07 海力士半导体有限公司 制造具有凹陷栅极的半导体器件的方法
CN101907769A (zh) * 2010-07-01 2010-12-08 西北工业大学 一种基于soi晶圆双掩膜刻蚀的垂直梳齿驱动微扭转镜及其制作方法
CN102285637A (zh) * 2011-09-14 2011-12-21 上海先进半导体制造股份有限公司 带侧壁保护的腔体制造方法
CN102398887A (zh) * 2010-09-14 2012-04-04 中微半导体设备(上海)有限公司 一种深孔硅刻蚀方法
CN102792428A (zh) * 2010-03-31 2012-11-21 朗姆研究公司 用于硅蚀刻的无机快速交变处理

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354421A (en) * 1991-01-22 1994-10-11 Sony Corporation Dry etching method
JPH1065233A (ja) * 1996-06-25 1998-03-06 Xerox Corp ドライエッチング装置
US20070004215A1 (en) * 2005-07-01 2007-01-04 Lexmark International, Inc. Dry etching methods
CN1891617A (zh) * 2005-07-01 2007-01-10 北京大学 在感应耦合等离子体刻蚀中保护刻蚀结构的方法
CN101174563A (zh) * 2006-10-30 2008-05-07 海力士半导体有限公司 制造具有凹陷栅极的半导体器件的方法
CN102792428A (zh) * 2010-03-31 2012-11-21 朗姆研究公司 用于硅蚀刻的无机快速交变处理
CN101907769A (zh) * 2010-07-01 2010-12-08 西北工业大学 一种基于soi晶圆双掩膜刻蚀的垂直梳齿驱动微扭转镜及其制作方法
CN102398887A (zh) * 2010-09-14 2012-04-04 中微半导体设备(上海)有限公司 一种深孔硅刻蚀方法
CN102285637A (zh) * 2011-09-14 2011-12-21 上海先进半导体制造股份有限公司 带侧壁保护的腔体制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637808A (zh) * 2015-02-05 2015-05-20 深圳市华星光电技术有限公司 一种解决底切问题的刻蚀方法
CN105253853A (zh) * 2015-10-26 2016-01-20 北京航天控制仪器研究所 一种sog-mems芯片中防止icp过度刻蚀的方法
CN105253853B (zh) * 2015-10-26 2017-04-05 北京航天控制仪器研究所 一种sog‑mems芯片中防止icp过度刻蚀的方法

Similar Documents

Publication Publication Date Title
US7361453B2 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
CN110636422B (zh) 半导体器件及其形成方法
KR100763538B1 (ko) 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법
KR100994715B1 (ko) 4중 패터닝을 이용한 반도체 소자의 미세 패턴 형성방법
JP3363131B2 (ja) エッチング方法
US8198690B2 (en) MEMS devices and methods of manufacture thereof
US20120175745A1 (en) Methods for fabricating semiconductor devices and semiconductor devices using the same
CN104425225A (zh) 三重图形的形成方法
CN105470137A (zh) 一种鳍片刻蚀方法
CN105329846A (zh) 一种mems工艺中的刻蚀方法
JP2011183547A (ja) マイクロエレクトロメカニカルシステムの製造方法
JP4848937B2 (ja) 半導体装置の製造方法
CN104211010A (zh) 一种刻蚀方法
JP2009147000A (ja) 半導体装置の製造方法
KR100924015B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20060117018A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100650859B1 (ko) 반도체 소자의 미세패턴 형성방법
CN103021850B (zh) 一种半导体结构及其制造方法
KR20100107208A (ko) 반도체 장치의 미세패턴 제조방법
CN101110388A (zh) 制造半导体器件的方法
EP1577941B1 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
KR20030000592A (ko) Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법
KR100417195B1 (ko) 반도체 소자의 제조방법
KR20020002573A (ko) 반도체소자의 미세패턴 형성방법
KR100247642B1 (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141217