JP4848937B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4848937B2 JP4848937B2 JP2006315843A JP2006315843A JP4848937B2 JP 4848937 B2 JP4848937 B2 JP 4848937B2 JP 2006315843 A JP2006315843 A JP 2006315843A JP 2006315843 A JP2006315843 A JP 2006315843A JP 4848937 B2 JP4848937 B2 JP 4848937B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- epitaxial layer
- etching
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
例えば、特許文献1には、図4に示すように、まず、基板111上に、第1のアライメントマーク112を形成し、この第1のアライメントマーク112を使用して、基板111の表面にリセス部113を形成する。次に、全面にエピタキシャル層114を成長させる。この後、第1のアライメントマーク112を用いて第2のアライメントマーク115をエピタキシャル層114の表面に形成する。そして、この第2のアライメントマーク115を用いてマスク合わせをし、UV露光を行って各素子を形成するための選択的エッチングをすることにより、集積回路を形成する、という製造方法が開示されている。
続いて、基板面の面方位と異なる面方位に沿って優先的または選択的にエッチングを行うエッチング液を用いてエピタキシャル層をエッチングすることにより、エピタキシャル層の表面は厚さ方向にほとんどエッチングされないが、第2のアライメントマークは特定の面方位に沿って優先的または選択的にエッチングされるので、エピタキシャル層の表面と第2のアライメントマークとの境界を明確にすることができる。
これにより、第2のアライメントマークの形状が明確となるため、露光装置により第2のアライメントマークの位置及び形状を正確に認識することができ、精度の高いマスクのアライメントを行うことができる。
つまり、精度の高いマスクのアライメントを行うことができる半導体装置の製造方法を実現することができる。
なお、「エピタキシャル層の表面と第2のアライメントマークとの境界を明確にする」とは、露光装置などにより第2のアライメントマークの位置及び形状が認識可能な状態にすることを意味する。
特に、KOH溶液でエッチングを行うと、(111)面のエッチング速度が速いため、第2のアライメントマークとエピタキシャル層の表面である(110)面との境界をより一層明確にすることができる。
図1は、アライメントマークの形成工程を示す断面説明図である。図2は、エッチング工程を示す部分拡大断面説明図である。図3は、本実施形態の変更例を示す断面説明図である。
なお、いずれの図においても、説明のために一部を拡大して誇張して示している。
エピタキシャル層12は、第1アライメントマーク11の内部にも形成されるため、第1アライメントマーク11の上方には、第1アライメントマーク11の形状に対応した第2アライメントマーク13が形成される。ここで、第1アライメントマーク11の内壁部11bにおける面方位のずれなどによりエピタキシャル層12の成長速度が一定ではないため、第2アライメントマーク13では、第1アライメントマーク11の形状が正確には再現されない。特に、エッジ部11aが丸まった状態となる。
エッチングは、図2(B)に示すように、エピタキシャル層12の[110]方向よりも[111]方向に優先的に進行するため、エッチングの進行につれて、図2(C)に示すように、第2アライメントマーク13の内壁部13bは、エッチング前よりも平坦な面となる。この平坦な面は、(111)面または(111)面と面方位が近い面となる。
これにより、図1(C)及び図2(C)に示すように、第2アライメントマーク13とエピタキシャル層12の表面との境界が明確になり、エッジ部13aが形成される。
ここで、第2アライメントマーク13とエピタキシャル層12との境界が、エッジ部13aとして形成されているため、露光装置により第2アライメントマーク13の位置及び形状を正確に認識することができるので、精度の高いマスクのアライメントを行うことができる。
本実施形態では、基板面10aが(110)面となるように形成されているP型の半導体基板10を用いたが、これに限定されるものではない。例えば、Si−Geにより形成されている基板を用いることができる。
また、基板面の面方位が、エッチング液により優先的または選択的にエッチングされる面方位と異なっていればよいため、例えば、基板面が(100)面となるように形成されている半導体基板を用いることもできる。
半導体基板10にエピタキシャル層12を積層し、当該エピタキシャル層12をパターニングすることにより素子部を形成する半導体装置1の製造方法において、半導体基板10の基板面10aに第1アライメントマーク11を形成し、第1アライメントマーク11の上方に第1アライメントマーク11の形状に対応した第2アライメントマーク13が形成されるエピタキシャル層12を基板面10a上に形成する。
続いて、基板面10aである(110)面と異なる方位の(111)面に沿って優先的にエッチングを行うKOH溶液を用いてエピタキシャル層12をエッチングすることにより、エピタキシャル層12の表面は厚さ方向にほとんどエッチングされないが、第2アライメントマーク13は(111)面に沿って優先的にエッチングされるので、エピタキシャル層12の表面と第2アライメントマーク13との境界を明確にすることができる。
これにより、第2アライメントマーク13の形状が明確となるため、露光装置により第2アライメントマーク13の位置及び形状を正確に認識することができ、精度の高いマスクのアライメントを行うことができる。
つまり、精度の高いマスクのアライメントを行うことができる半導体装置1の製造方法を実現することができる。
エピタキシャル層12の表面であって第2アライメントマーク13を形成しない領域、例えばデバイス領域などをエッチングしない構成を採用することもできる。
例えば、図4に示すように、エピタキシャル層12の表面に微小な凸部12aが存在した場合、そのままKOH溶液によりエッチングを行うと、この凸部12aを起点として[111]方向に沿って優先的にエッチングが進行して、エピタキシャル層12の表面にデバイス特性に影響を与えるような形状不良が発生するおそれがある。
そこで、エピタキシャル層12の表面で、第2アライメントマーク13を形成しない領域に、フォトレジスト14を形成した後に、エッチングを行うことができる。ここで、フォトレジスト14は、エッジ部13aが形成されていない状態(図2(b))の第2アライメントマーク13を基準として、予め見積もったアライメントのずれ量以上に第2アライメントマーク13から離して形成する。
これにより、エピタキシャル層12の表面に微小な凸部12aが存在した場合でも、デバイス特性に影響を与えるような形状不良が発生するおそれをなくすことができる。
エピタキシャル層12の表面であって第2アライメントマーク13を形成しない領域をエッチングしないためには、エッチングしない領域を被覆していればよく、フォトレジスト14以外に、例えば、めっきなどを施してもよい。
10a 基板面
11 第1アライメントマーク
12 エピタキシャル層
13 第2アライメントマーク
14 フォトレジスト
Claims (6)
- 基板にエピタキシャル層を積層し、当該エピタキシャル層をパターニングすることにより素子部を形成する半導体装置の製造方法において、
前記基板の基板面に第1のアライメントマークを凹形状に形成する工程と、
前記第1のアライメントマークの上方に前記第1のアライメントマークの形状に対応した第2のアライメントマークが凹形状に形成されるエピタキシャル層を前記基板面上に形成する工程と、
前記基板面の面方位と異なる面方位に沿って優先的または選択的にエッチングを行うエッチング液を用いて前記エピタキシャル層をエッチングすることにより、前記エピタキシャル層の表面と前記第2のアライメントマークとの境界を明確にする工程と、を備えたことを特徴とする半導体装置の製造方法。 - 前記エッチング液は、KOH溶液であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記エッチング液は、有機系アルカリ溶液であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記基板は、前記基板面が(110)面であるシリコン基板であることを特徴とする請求項1ないし請求項3のいずれか1つに記載の半導体装置の製造方法。
- 前記基板面の面方位と異なる面方位に沿って優先的または選択的にエッチングを行うエッチング液を用いて前記エピタキシャル層をエッチングする前に、前記エピタキシャル層の表面であって、前記第2のアライメントマークが形成されていない領域にエッチングを行わない領域を設ける工程を備えたことを特徴とする請求項1ないし請求項4のいずれか1つに記載の半導体装置の製造方法。
- 前記第2のアライメントマークが形成されていない領域にエッチングを行わない領域を設ける工程は、前記第2のアライメントマークが形成されていない領域にフォトレジストが形成された領域を設ける工程であることを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006315843A JP4848937B2 (ja) | 2006-11-22 | 2006-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006315843A JP4848937B2 (ja) | 2006-11-22 | 2006-11-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008130919A JP2008130919A (ja) | 2008-06-05 |
JP4848937B2 true JP4848937B2 (ja) | 2011-12-28 |
Family
ID=39556432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006315843A Expired - Fee Related JP4848937B2 (ja) | 2006-11-22 | 2006-11-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4848937B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5560897B2 (ja) | 2010-05-20 | 2014-07-30 | 富士電機株式会社 | 超接合半導体装置の製造方法 |
JP5560931B2 (ja) | 2010-06-14 | 2014-07-30 | 富士電機株式会社 | 超接合半導体装置の製造方法 |
JP5699526B2 (ja) * | 2010-10-21 | 2015-04-15 | 富士電機株式会社 | 半導体装置の製造方法 |
KR102057030B1 (ko) | 2013-08-09 | 2019-12-18 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
JP6084143B2 (ja) | 2013-09-30 | 2017-02-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体デバイスおよび製造方法、並びに電子機器 |
CN109786227A (zh) * | 2019-01-22 | 2019-05-21 | 上海华虹宏力半导体制造有限公司 | 改善外延层上光刻标记的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH021901A (ja) * | 1988-06-09 | 1990-01-08 | Fujitsu Ltd | 位置合わせマークの形成方法 |
JPH0265118A (ja) * | 1988-08-30 | 1990-03-05 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JP2005019898A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | 半導体基板およびその製造方法 |
JP4773716B2 (ja) * | 2004-03-31 | 2011-09-14 | 株式会社デンソー | 半導体基板の製造方法 |
-
2006
- 2006-11-22 JP JP2006315843A patent/JP4848937B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008130919A (ja) | 2008-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4848937B2 (ja) | 半導体装置の製造方法 | |
KR100290852B1 (ko) | 에칭 방법 | |
US9379017B1 (en) | Method of forming a semiconductor structure including a plurality of fins and an alignment/overlay mark | |
CN103247574A (zh) | 鳍式场效应晶体管(finfet)器件的切割掩模图案化工艺 | |
TW201019371A (en) | Method for forming micro-pattern in semiconductor device | |
US7947576B2 (en) | Method of manufacturing by etching a semiconductor substrate horizontally without creating a vertical face | |
CN105470137A (zh) | 一种鳍片刻蚀方法 | |
JP2007281157A (ja) | 半導体装置の製造方法 | |
US20090061635A1 (en) | Method for forming micro-patterns | |
JP2007184390A (ja) | 半導体基板のエッチング方法 | |
US9373772B2 (en) | CMOS integrated method for the release of thermopile pixel on a substrate by using anisotropic and isotropic etching | |
JP5649479B2 (ja) | インプリントモールドの製造方法、インプリントモールド、及び配線板 | |
JPH05343319A (ja) | 半導体装置の製造方法 | |
US20080305635A1 (en) | Method for fabricating a pattern | |
CN107658290B (zh) | 形成光刻对准标记的方法 | |
JP2012009576A (ja) | 半導体装置の製造方法 | |
JP2005236118A (ja) | 半導体装置及びその製造方法 | |
JP2005026660A (ja) | 半導体素子の整列マーク製造方法 | |
JP2006310594A (ja) | 半導体装置の製造方法 | |
US20180068872A1 (en) | Carrier Substrate For Semiconductor Structures Suitable For A Transfer By Transfer Print And Manufacturing Of The Semiconductor Structures On The Carrier Substrate | |
CN109429157B (zh) | 麦克风及其制造方法 | |
JP2012064713A (ja) | 半導体装置の製造方法 | |
JP2005217365A (ja) | 半導体装置およびその製造方法 | |
US20230192480A1 (en) | Method for structural layer fabrication in micromechanical devices | |
JP2003151873A (ja) | 位置合わせマークの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080608 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111003 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |