JP2007184390A - 半導体基板のエッチング方法 - Google Patents
半導体基板のエッチング方法 Download PDFInfo
- Publication number
- JP2007184390A JP2007184390A JP2006001116A JP2006001116A JP2007184390A JP 2007184390 A JP2007184390 A JP 2007184390A JP 2006001116 A JP2006001116 A JP 2006001116A JP 2006001116 A JP2006001116 A JP 2006001116A JP 2007184390 A JP2007184390 A JP 2007184390A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- etching
- sio
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
【課題】半導体基板のエッチングレートを大きくし、マスク形成を容易にし、合わせ精度の低下を防止し、エッチング後のマスクの除去を容易にする。
【解決手段】半導体基板1の表面上に集積回路を作製したのち、厚さ0.5μmのSiO2膜2、厚さ0.5μmのNi膜3を堆積し、つぎに径が30〜100μmで断面形状が円形の孔を有するパターニングされたレジスト4を形成し、つぎにレジスト4をマスクにしてNi膜3を選択的にエッチングし、つづいてSiO2膜2を選択的にエッチングしたのち、レジスト4を除去し、つぎにSiO2膜2およびNi膜3をマスクとして、エッチングガスとして塩素系ガスを用いたドライエッチングにより、半導体基板1を選択的にエッチングして、半導体基板1にビアホールを形成する。
【選択図】図1
【解決手段】半導体基板1の表面上に集積回路を作製したのち、厚さ0.5μmのSiO2膜2、厚さ0.5μmのNi膜3を堆積し、つぎに径が30〜100μmで断面形状が円形の孔を有するパターニングされたレジスト4を形成し、つぎにレジスト4をマスクにしてNi膜3を選択的にエッチングし、つづいてSiO2膜2を選択的にエッチングしたのち、レジスト4を除去し、つぎにSiO2膜2およびNi膜3をマスクとして、エッチングガスとして塩素系ガスを用いたドライエッチングにより、半導体基板1を選択的にエッチングして、半導体基板1にビアホールを形成する。
【選択図】図1
Description
本発明は半導体基板にビアホール等を形成するための半導体基板のエッチング方法に関するものである。
エッチングガスに塩素系ガスを用いた従来の半導体基板のエッチング方法においては、レジストをマスクにしたドライエッチングがよく用いられる。
また、エッチングガスに塩素系ガスを用いた従来の半導体基板のエッチング方法においては、マスクとしてNi等の金属膜、SiO2等の絶縁膜もよく用いられる。この場合、金属膜、絶縁膜は耐熱性に優れているから、エッチング時の基板温度を高くすることができるので、半導体基板のエッチングレートを大きくすることができる。また、マスクとして金属膜を用いたときには、金属膜のエッチング速度が極めて小さいから、200以上のエッチング選択比を確保することができる。
S.M.ジィー著、半導体デバイス、第11章、p.483−487、産業図書
S.M.ジィー著、半導体デバイス、第11章、p.483−487、産業図書
しかし、マスクとしてレジストを用いたときには、レジストは耐熱性に劣るから、エッチング時の基板温度を高くすることができないので、半導体基板のエッチングレートを大きくすることができない。
また、マスクとして絶縁膜を用いたときには、絶縁膜は半導体基板とのエッチングの選択比が小さいから、半導体基板に深いビアホールを形成する場合、絶縁膜の膜厚を大きくする必要があり、絶縁膜の膜厚を大きくすると、絶縁膜が剥がれやすくなるので、マスク形成が困難であり、また半導体基板に与える応力が大きくなり、半導体基板の反りが大きくなるため、合わせ精度が低下する。
また、マスクとして金属膜を用いたときには、エッチング後に半導体基板の表面に残ったマスクを除去するのが困難である。
本発明は上述の課題を解決するためになされたもので、半導体基板のエッチングレートを大きくすることができ、マスク形成が容易であり、合わせ精度が低下することがなく、エッチング後のマスクの除去が容易である半導体基板のエッチング方法を提供することを目的とする。
この目的を達成するため、本発明においては、エッチングガスとして塩素ガスを用いたドライエッチングにより半導体基板を選択的にエッチングする半導体基板のエッチング方法において、上記半導体基板の表面に形成されたSiO2膜および上記SiO2膜上に形成されたNi膜からなるマスクを用いる。
この場合、上記半導体基板の表面に上記SiO2膜を形成し、上記SiO2膜上に上記Ni膜を形成し、上記Ni膜上にパターニングされたレジストを設け、上記レジストをマスクとして上記Ni膜および上記SiO2膜を選択的にエッチングし、上記レジストを除去したのちに、上記SiO2膜および上記Ni膜をマスクとして上記半導体基板を選択的にエッチングしてもよい。
この場合、Arガスを用いたイオンビームエッチングにより上記Ni膜を選択的にエッチングしてもよい。
これらの場合、エッチングガスとしてフッ素系ガスを用いたドライエッチングにより上記SiO2膜を選択的にエッチングしてもよい。
これらの場合、上記半導体基板を選択的にエッチングする際に上記Ni膜を同時に除去してもよい。
これらの場合、上記半導体基板としてInPまたはGaAsからなるものを用いてもよい。
本発明に係る半導体基板のエッチング方法においては、半導体基板のエッチング時のマスクとしてSiO2膜およびNi膜を用いているから、エッチング時の基板温度を高くすることができるので、半導体基板のエッチングレートを大きくすることができ、またSiO2膜上にNi膜を形成しているから、SiO2膜の膜厚を大きくする必要がないので、マスク形成が容易であり、またマスクの膜厚を薄くすることができるので、半導体基板に与える応力を小さくすることができ、半導体基板の反りを小さくすることができるため、合わせ精度を向上することができ、さらに半導体基板の表面にNi膜を形成しないから、マスクの除去が容易である。
また、半導体基板を選択的にエッチングする際にNi膜を同時に除去したときには、半導体基板上にSiO2膜を残しても、SiO2膜は電気的に影響を与えないから、マスクの除去を行なう必要がない。
本発明に係る半導体基板のエッチング方法を図1、図2により説明する。まず、図1(a)に示すように、InP、GaAs等からなる半導体基板1の表面上に集積回路を作製したのち、半導体基板1の表面に厚さ0.5μmのSiO2膜2を堆積し、SiO2膜2上に厚さ0.5μmのNi膜3を堆積する。つぎに、図1(b)に示すように、フォトプロセスにより径が30〜100μmで断面形状が円形の孔を有するパターニングされたレジスト4を形成する。つぎに、図1(c)に示すように、レジスト4をマスクにしてArガスを用いたイオンビームエッチングによりNi膜3を選択的にエッチングし、つづいてエッチングガスとしてフッ素系ガスを用いたドライエッチングによりSiO2膜2を選択的にエッチングしたのち、レジスト4を除去する。つぎに、図2(a)に示すように、SiO2膜2およびNi膜3をマスクとして、エッチングガスとして塩素系ガスを用いたドライエッチングにより、半導体基板1を選択的にエッチングして、半導体基板1に深さが100〜200μmのビアホールを形成する。この場合、半導体基板1がエッチングされると同時にNi膜3もエッチングされ、半導体基板1のエッチングが完了したときにはNi膜3は完全に除去される。つぎに、図2(b)に示すように、半導体基板1の表面からSiO2膜2を除去する。
この半導体基板のエッチング方法においては、半導体基板1のエッチング時のマスクとして耐熱性を有するSiO2膜2およびNi膜3を用いているから、エッチング時の基板温度を高くすることができるので、半導体基板1のエッチングレートを大きくすることができる。このため、短時間に深いビアホールを形成することができ、裏面プロセスを行なうことなく、貫通ビアホールを形成することができる。また、SiO2膜2上にNi膜3を形成しているから、SiO2膜2の膜厚を大きくする必要がないので、マスク形成が容易であり、またSiO2膜2の堆積に要する時間を短くすることができ、さらにマスク(SiO2膜2およびNi膜3)の膜厚を薄くすることができるから、マスクが半導体基板1に与える応力を小さくすることができ、半導体基板1の反りを小さくすることができるので、ビアホールの合わせ精度を向上することができ、また高アスペクト比のビアホールを形成することができる。このように、ビアホールの合わせ精度を向上することができ、しかも高アスペクト比のビアホールを形成することができるから、ビアホールの径を小さくすることができるので、半導体装置(IC)全体の面積を小さくすることができる。さらに、半導体基板1の表面にNi膜を形成しておらず、半導体基板1の表面にSiO2膜2を形成しており、しかも半導体基板1のエッチングの際にNi膜3が除去されるので、マスクの除去が容易である。以上のことから、ミリ波帯(30〜300GHz)まで動作する高周波集積回路モジュールの高性能化を実現することができ、またパワー密度の高いトランジスターの高性能化を実現することができ、さらにモジュール組立てコストを低減することができる。
なお、上述実施の形態においては、半導体基板1を選択的にエッチングしたのちに、半導体基板1の表面からSiO2膜2を除去したが、半導体基板1の表面にSiO2膜2が形成されていても、SiO2膜2は電気的に影響を与えないから、半導体基板1を選択的にエッチングしたのちに、半導体基板1上にSiO2膜2を残してもよく、この場合には半導体基板1を選択的にエッチングする際にNi膜3を同時に除去すれば、マスクの除去を行なう必要がない。
また、上述実施の形態においては、レジスト4に断面形状が円形の孔を設けたが、レジストに断面形状が正方形等の孔を設けてもよい。
1…半導体基板
2…SiO2膜
3…Ni膜
4…レジスト
2…SiO2膜
3…Ni膜
4…レジスト
Claims (6)
- エッチングガスとして塩素ガスを用いたドライエッチングにより半導体基板を選択的にエッチングする半導体基板のエッチング方法であって、上記半導体基板の表面に形成されたSiO2膜および上記SiO2膜上に形成されたNi膜からなるマスクを用いることを特徴とする半導体基板のエッチング方法。
- 上記半導体基板の表面に上記SiO2膜を形成し、上記SiO2膜上に上記Ni膜を形成し、上記Ni膜上にパターニングされたレジストを設け、上記レジストをマスクとして上記Ni膜および上記SiO2膜を選択的にエッチングし、上記レジストを除去したのちに、上記SiO2膜および上記Ni膜をマスクとして上記半導体基板を選択的にエッチングすることを特徴とする請求項1に記載の半導体基板のエッチング方法。
- Arガスを用いたイオンビームエッチングにより上記Ni膜を選択的にエッチングすることを特徴とする請求項2に記載の半導体基板のエッチング方法。
- エッチングガスとしてフッ素系ガスを用いたドライエッチングにより上記SiO2膜を選択的にエッチングすることを特徴とする請求項2または3に記載の半導体基板のエッチング方法。
- 上記半導体基板を選択的にエッチングする際に上記Ni膜を同時に除去することを特徴とする請求項1ないし4のいずれかに記載の半導体基板のエッチング方法。
- 上記半導体基板がInPまたはGaAsからなることを特徴とする請求項1ないし5のいずれかに記載の半導体基板のエッチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006001116A JP2007184390A (ja) | 2006-01-06 | 2006-01-06 | 半導体基板のエッチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006001116A JP2007184390A (ja) | 2006-01-06 | 2006-01-06 | 半導体基板のエッチング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007184390A true JP2007184390A (ja) | 2007-07-19 |
Family
ID=38340224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006001116A Pending JP2007184390A (ja) | 2006-01-06 | 2006-01-06 | 半導体基板のエッチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007184390A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010074090A (ja) * | 2008-09-22 | 2010-04-02 | Meijo Univ | 発光素子、発光素子用サファイア基板及び発光素子用サファイア基板の製造方法 |
JP2014172103A (ja) * | 2013-03-06 | 2014-09-22 | Fujifilm Corp | 凹凸構造体の製造方法 |
JP2016027658A (ja) * | 2015-09-07 | 2016-02-18 | エルシード株式会社 | エッチング方法 |
US9472736B2 (en) | 2011-11-15 | 2016-10-18 | El-Seed Corporation | Etching method |
JP2018093017A (ja) * | 2016-12-01 | 2018-06-14 | 國家中山科學研究院 | 多結晶窒化アルミニウム基板上にアスペクト比の高いパターンを作製する方法 |
-
2006
- 2006-01-06 JP JP2006001116A patent/JP2007184390A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010074090A (ja) * | 2008-09-22 | 2010-04-02 | Meijo Univ | 発光素子、発光素子用サファイア基板及び発光素子用サファイア基板の製造方法 |
US9472736B2 (en) | 2011-11-15 | 2016-10-18 | El-Seed Corporation | Etching method |
JP2014172103A (ja) * | 2013-03-06 | 2014-09-22 | Fujifilm Corp | 凹凸構造体の製造方法 |
JP2016027658A (ja) * | 2015-09-07 | 2016-02-18 | エルシード株式会社 | エッチング方法 |
JP2018093017A (ja) * | 2016-12-01 | 2018-06-14 | 國家中山科學研究院 | 多結晶窒化アルミニウム基板上にアスペクト比の高いパターンを作製する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2009154173A1 (ja) | 多段型基板の製造方法 | |
TW200723474A (en) | High thermal conducting circuit substrate and manufacturing process thereof | |
JP2007208076A (ja) | 炭化珪素半導体基板のドライエッチング方法 | |
KR101626661B1 (ko) | 패시베이션 무결성을 향상시키기 위한 시스템 및 방법 | |
US20170229380A1 (en) | Semiconductor device | |
JP2007184390A (ja) | 半導体基板のエッチング方法 | |
JP2010141178A (ja) | エッチング方法およびエッチング方法を用いた半導体装置の製造方法 | |
JP4848937B2 (ja) | 半導体装置の製造方法 | |
JP5228381B2 (ja) | 半導体装置の製造方法 | |
JP5262185B2 (ja) | 半導体装置の製造方法 | |
KR101503535B1 (ko) | 반도체 장치의 제조 방법 | |
JP2007135129A (ja) | 圧電振動片の製造方法およびその製造方法により製造した圧電振動片 | |
JP2006041502A5 (ja) | ||
JP5040170B2 (ja) | 半導体装置の製造方法 | |
JP5720042B2 (ja) | SiC基板のドライエッチング方法 | |
KR100684271B1 (ko) | 금속, 반도체, 절연체 패턴의 선폭과 크기를 줄이는 방법 | |
JP2009016582A (ja) | パターン形成方法 | |
US8716139B2 (en) | Method of patterning a semiconductor device | |
JP2008218553A (ja) | 半導体装置及びその製造方法 | |
TW200515851A (en) | Patterned circuit layer of semiconductor package substrate and method for fabricating the same | |
JP5443627B2 (ja) | 半導体装置の製造方法 | |
JP2010129652A (ja) | エッチング液及び半導体装置の製造方法 | |
JP2016167536A (ja) | 電子部品及びその製造方法 | |
JP2006186275A (ja) | 半導体素子の製造方法 | |
JP2005005733A (ja) | 半導体素子のコンタクト電極形成方法 |