JPWO2009154173A1 - 多段型基板の製造方法 - Google Patents

多段型基板の製造方法 Download PDF

Info

Publication number
JPWO2009154173A1
JPWO2009154173A1 JP2010517908A JP2010517908A JPWO2009154173A1 JP WO2009154173 A1 JPWO2009154173 A1 JP WO2009154173A1 JP 2010517908 A JP2010517908 A JP 2010517908A JP 2010517908 A JP2010517908 A JP 2010517908A JP WO2009154173 A1 JPWO2009154173 A1 JP WO2009154173A1
Authority
JP
Japan
Prior art keywords
substrate
masks
mask
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010517908A
Other languages
English (en)
Inventor
田中　愛
愛 田中
敦史 吉良
敦史 吉良
不破　耕
耕 不破
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2009154173A1 publication Critical patent/JPWO2009154173A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00103—Structures having a predefined profile, e.g. sloped or rounded grooves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0369—Static structures characterized by their profile
    • B81B2203/0392—Static structures characterized by their profile profiles not provided for in B81B2203/0376 - B81B2203/0384

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

基板の主面上に、それぞれが異種材料からなり、かつそれぞれの剥離手段が異なる複数のマスクを重ねて形成し、複数のマスクのそれぞれの形状を反映して、順次、プラズマを用いるドライエッチングを行うことによって段差加工を行い、複数の段差を有する多段型基板を得る。

Description

本発明は、多段型基板の製造方法に関する。
半導体デバイスや、マイクロマシン及びＭＥＭＳデバイスの製造方法では、リソグラフィー技術によるパターンニング技術、真空蒸着法やスパッタリング法といった物理気相成長法及び化学気相成長法等の成膜技術、ウェットエッチング及びドライエッチングのエッチング技術、さらには、基板同士の貼り合わせ技術等を組み合わせることによって、様々な３次元構造を形成している。
従来から、基板をエッチングすることによって、例えば、溝加工、薄膜の中空構造、湾曲バー構造といった構造を微細加工により形成することが行われている。このような微細加工によって、電気的及び機械的な特長を生かした様々な機能を有するデバイスの開発が行われている。さらに近年では、エッチングにより形成した微少な領域を利用して、微小化学分析や化学反応や生物的反応を高集積化したデバイス内にて行うμ−ＴＡＳ(Total Analysis Systems)やＬａｂ−ｏｎ−ａ−ｃｈｉｐ(Laboratory on a chip)と呼ばれるシステムが開発され、実用化されつつある。
エッチングは、加工される基板と溶液との化学反応を利用したウェットエッチングと、主に真空中にて反応性の気体やイオン及びラジカルを衝突させることにより基板を加工するドライエッチングとに分類される。さらに、ドライエッチングには、反応性気体に暴露することで基板をエッチングする反応性ガスエッチングと、プラズマにより気体をイオン化ないしはラジカル化して基板をエッチングするプラズマエッチングとがある。加工される基板の材料と、加工される形状によりこれらの方法は使い分けられている。
従来から、ドライエッチングにおいては、ケイ素、酸化ケイ素、窒化ケイ素等の各種基板を用い、ハロゲン系ガス等をエッチングガスとして用いており、特にケイ素基板の場合、ＳＦ６、ＣＦ４等のフッ素系ガス、Ｃｌ２、ＣＣｌ４等の塩素系ガス、フッ素塩素系ガスをエッチングガスとして用いている。しかし、ドライエッチングでは、エッチングされた側壁が垂直形状を保てないという問題がある。
そのため、例えばケイ素基板をドライエッチングする際に、側壁の垂直形状を保つために、エッチングガスとしてＣｘＦｙガスを用い、側壁保護のための炭化フッ素膜の形成を繰り返しながらエッチングする手法が提案されている（例えば、特許文献１参照）。
また、酸化ケイ素基板及び窒化ケイ素基板をドライエッチングする場合、エッチングガスとして、ＣＨＦ３等のガスや、ＣＦ４とＨ２との混合ガス、ＣｘＦｙ（（ｙ／ｘ）＜４）（例えば、Ｃ２Ｆ６等）といったガスを用いることが提案されている（例えば、特許文献２参照）。
上記したようなドライエッチング手法においては、マスクの材質や形状が加工形状に大きく寄与するので、加工形状を所定の形状に保つためには、マスクの材質と形状を適宜選択することが必要である。
さらに、遮光膜からなるマスクとネガ型レジストからなるマスクとを重ねて使用し、かつ、パターニングされた側と反対側から全面露光した後に、膜面側を露光するようにした多段エッチング型基板の製造方法が提案されている（例えば、特許文献３参照）。この場合、各段差のエッチングにおいて基板側からの全面露光工程が必要であり、工程数が多い上、必ずしも精度良く簡便に基板に対して段差加工を行うことができない。
特表平７−５０３８１５号公報（請求の範囲） 特開２００５−２９８２８３号公報（特許請求の範囲） 特開平９−５４４２０号公報（特許請求の範囲）
近年の半導体デバイスの高集積化及び複雑化に伴い、その加工工程もより高度化、複雑化している。特に、ＭＥＭＳデバイスのような３次元的な構造を有する加工においては、マスクパターニングとエッチングを繰り返す工程が多く見られる。
複雑な段差を持つ溝加工をする場合、例えば、図１に示すような工程を実施する必要がある。図１は、本発明者らが予備実験として行った酸化ケイ素基板を加工した例を模式的に示している。
まず、基板１０１上に真空蒸着若しくはスパッタリング法によりＣｒ膜を形成し、フォトリソグラフィー法を用いてＣｒ膜をパターニングして第一マスク１０２を形成する（図１（ａ）及び（ｂ））。この基板に対してＣ３Ｆ８ガスを用いてドライエッチングを行って、第一マスク１０２の厚みよりも十分深い第一の溝１０３を形成する（図１（ｃ））。次いで、第一マスク１０２をＣｒ膜用の剥離液により剥離する（図１（ｄ））。かくして得られた基板上に、上記方法と同様にして、Ｃｒ膜の形成及びパターニングを行い、第一の溝１０３の底面の一部を含めて基板表面を覆う第二マスク１０４を形成する（図１（ｅ））。そして、ドライエッチングを行い、第二マスク１０４で覆われていない第一の溝１０３部分を掘り進み、第二の溝１０５を形成する（図１（ｆ））。その後、第二マスク１０４をＣｒ膜用の剥離液により剥離する（図１（ｇ））。このようにして、マスクの形成とドライエッチングとのプロセスを２回繰り返すことにより、２つの段差を有する溝加工を行うことができる。このプロセスによれば、図１（ｅ）に示すように、第二マスク１０４は、第一の溝１０３の側壁の下方部分にいくにつれて膜厚が薄くなると共に、この溝の底面部分に形成される第二マスクの膜厚も側壁と底面との交わった部分にいくにつれて膜厚が薄くなってしまい、その交わった部分の膜厚はより薄くなり（図中のＡ部分）、全体にわたって均一な厚みを有する第二マスク１０４とすることが困難となる。そのため、図１（ｆ）に示すように、２回目のエッチングで第二マスク１０４により覆われた部分のうち膜厚の薄いＡ部分もエッチングされてしまい、いわゆる「す」（図中のＢ部分）が形成されるという問題があることが分かった。
また、上記プロセスの場合、第二マスク１０４を形成するために、フォトレジストをスピンコートにより塗布し、パターニングする際に、第一の溝１０３の深さや幅の形状によっては、スピンコートで基板全面にわたって均一にコーティングできなかったり、フォトレジストが溝の底面部や側面部、特に隅部を完全に覆うことができなかったりという不具合が生じ、加工条件が限定されてしまうという問題がある。すなわち、上記例のようにＣｒ膜をマスクとしている場合には、第一の溝１０３の段差部やその側壁に対して、第二マスクとするためのＣｒ膜及びリソグラフィー法を用いて第二Ｃｒマスクをパターニングするためのフォトレジストにより十分覆うことができず、第二マスクに欠陥部が生じてしまい、その欠陥部が深掘りエッチングされて、目的の形状が得られないという問題がある。これは、フォトレジストをマスクとする場合でも同様である。さらには、第一の溝加工部と第二のマスク（溝加工部）とが接するような構造の場合、そのアライメント精度が十分でなく、結果として所望の構造が得られないという問題がある。
本発明の課題は、上述の従来技術及び予備実験の問題点を解決することにあり、基板上に複数層のマスクを形成した後、このマスクの数に対応する複数回のドライエッチング工程を実施して、精度良く簡便に基板に対して段差加工を行い、多段型基板を製造する方法を提供することにある。
本発明者らは、基板上にそれぞれが異種材料からなる複数種のマスクを形成した後に、マスクごとにドライエッチング、すなわち多段階エッチングを行うことによって、複数の段差を有する溝加工が可能となり、上記課題を解決できることに気がつき、本発明を完成するに至った。
本発明の多段型基板の製造方法は、プラズマを用いるドライエッチングにより基板を加工し、複数の段差を有する多段型基板を製造する方法であって、該基板の主面上に、それぞれが異種材料からなり、かつそれぞれの剥離手段が異なっている複数のマスクを重ねて形成し、該複数のマスクのそれぞれの形状を反映して順次ドライエッチングを行うことによって段差加工を行い、複数の段差を有する多段型基板を製造することを特徴とする。
それぞれが異種材料からなる複数のマスクを重ねて形成した後に、この複数のマスクのそれぞれの形状を反映するドライエッチングを順次行うことによって、精度良く簡便に基板に対して段差加工を行うことができる。また、それぞれのマスクの剥離手段が異なる複数のマスクを重ねて形成するため、下層のマスクに影響を与えることもなく、それぞれのマスクの剥離を行うことができる。
前記複数のマスクのそれぞれが、（１）フェノール樹脂、エポキシ樹脂、アクリル樹脂、メタクリル樹脂、ポリイミド、及びポリ尿素から選ばれた感光性でない有機高分子材料、（２）フェノール樹脂、エポキシ樹脂、アクリル樹脂、メタクリル樹脂、ポリイミド、及びポリ尿素から選ばれた有機高分子材料を主成分とする感光性を有するフォトレジスト、（３）Ｃｒ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ、Ａｌ、Ｎｉ、Ｃｕ、Ｆｅ、Ｚｒ及びＴａから選ばれた金属、これら金属の少なくとも２種の合金、並びにこれら金属の酸化物及び窒化物から選ばれた材料、又は（４）半導体膜材料、前記半導体膜材料の酸化物及び窒化物、前記半導体膜材料とタングステン又はモリブデンとの合金、並びにＳｉＯＮから選ばれた材料で構成されていることが好ましい。
前記マスクのうちの一つが、樹脂からなることが好ましい。本発明において樹脂とは、有機高分子材料から構成されるものであれば特に限定されず、好ましくは上記樹脂である。フォトリソグラフィーによってパターニングが可能な感光性樹脂、つまりはフォトレジストであればマスク形成工程が少なく、より好ましい。フォトレジストの主成分としては、上記したような一般的に入手可能なフェノール樹脂（ノボラック樹脂等）、ポリイミド、ポリ尿素、エポキシ樹脂、アクリル樹脂、メタクリル樹脂等が挙げられる。また、フォトレジストではない樹脂の場合、例えば、後述するような方法でこの樹脂材料からなるマスクを形成することができる。
前記マスクのうち一つは、Ｃｒ膜又はアルミニウム膜であることが好ましい。Ｃｒは他の物質と化合物を形成し易く、一般的に密着層として用いられる様に様々な材質に直接安定した膜を形成することが可能であり、さらにはそのパターニングもリフトオフ法、ウェットエッチング法、ドライエッチング法といった従来の手段を用いることで可能となるからである。
前記基板の加工面がケイ素である場合、そのマスクの一つが酸化ケイ素又は窒化ケイ素膜からなることが好ましい。この酸化ケイ素又は窒化ケイ素膜は蒸着法やスパッタリング法のような物理気相成長法、化学気相成長法、スピンコート法により形成させることが可能である。
また、前記基板の加工面が酸化ケイ素（例えば、水晶や熱酸化膜等）、窒化ケイ素又はＳｉＯＮである場合は、前記マスクの一つがケイ素膜であることが好ましい。ケイ素膜は蒸着法やスパッタリング法のような物理気相成長法、化学気相成長法、スピンコート法等の手段により成膜することが可能である。
本発明の多段型基板の製造方法は、プラズマを用いるドライエッチングにより表面がケイ素からなる基板を加工し、複数の段差を有する多段型基板を製造する方法であって、該基板の主面上に、それぞれが異種材料からなり、それぞれの剥離手段が異なっている複数のマスクであって、該複数のマスクの一つが化学気相成長法により形成された酸化ケイ素膜又は窒化ケイ素膜からなっている複数のマスクを重ねて形成し、該複数のマスクのそれぞれの形状を反映して順次ドライエッチングを行うことによって段差加工を行い、複数の段差を有する多段型基板を製造することが好ましい。この場合のマスクの一つが、樹脂からなることが好ましい。
本発明の多段型基板の製造方法はまた、プラズマを用いるドライエッチングにより酸化ケイ素基板又は窒化ケイ素基板を加工し、複数の段差を有する多段型基板を製造する方法であって、該酸化ケイ素基板又は窒化ケイ素基板の主面上に、それぞれが異種材料からなり、それぞれの剥離手段が異なっている複数のマスクであって、該複数のマスクの一つがスパッタリング法又は蒸着法により形成されたケイ素膜からなっている複数のマスクを重ねて形成し、該複数のマスクのそれぞれの形状を反映して順次ドライエッチングを行うことによって段差加工を行い、複数の段差を有する多段型基板を製造することが好ましい。この場合のマスクの一つが、樹脂からなることが好ましい。
本発明によれば、基板に対して精度良く簡便に複数の段差加工を行い、多段型基板を製造することができるという効果を奏する。
段差を持つ多段型基板を製造する予備実験の方法を示す模式的工程図。 本発明に従って複数の段差を有する多段型基板を製造する方法を示す模式的工程図。 実施例１に従って得られた２つの段差を有する多段型基板の加工形状を模式的に示すものであり、（ａ）は加工された基板の上面図、（ｂ）は加工された基板の断面図。 実施例１に従って２つの段差を有する多段型基板を製造する方法を示す模式的工程図。 実施例１に従って得られたケイ素基板の断面の電子顕微鏡写真。 実施例２に従って得られた３つの段差を有する多段型基板を製造する方法を示す模式的工程図。 実施例３に従って得られた３つの段差を有する多段型基板を製造する方法を示す模式的工程図。
本発明に係る多段型基板の製造方法の実施の形態によれば、基板の主面上にドライエッチングしない領域を保護するためのマスクを複数層形成した後に、それぞれのマスクの形状を反映するようにドライエッチングを行う。この場合、それぞれのマスクが異種材料からなり、かつそれぞれのマスクの剥離手段がすべて異なっている複数種のマスクを基板上に重ねて形成し、それぞれのマスクの形状を反映するように、プラズマを用いるドライエッチングを順次行うことによって微細な溝加工をするので、微細な複数の段差を有する多段型基板を製造するための溝加工を精度良く、簡便に行うことができる。
本発明に従って加工する基板としては、ドライエッチングできる基板であれば特に制限なく使用することができる。例えば、ケイ素、酸化ケイ素、窒化ケイ素、サファイア、ガラス、石英、タンタル酸リチウム、ニオブ酸リチウム、炭化ケイ素、ガリウム砒素、及び窒化ガリウム等から選ばれた基板、並びにこれら材料の積層物からなる積層基板を使用できる。積層基板の場合、本発明の方法によりエッチングしない層の材料には制限はない。また、光半導体である半導体光増幅器（ＳＯＡ）を実装するための実装台である導波路基板（ＰＬＣ）等も使用できる。さらに、基板表面に、マスクの剥離手段によってダメージを受けることのない材料の膜が形成されている基板であっても同様に使用できる。
基板の形状としては、複数の段差を加工できるものであれば特に制限はなく、平坦な表面を有するものでも、凸状及び／又は凹状の球状表面を有するものでも良い。
本発明によれば、上記したように、複数種のマスクを基板の主面上に積層して設けた後にドライエッチングすることにより、精度良く、簡便に多段階の溝加工が可能になる。
このマスク材料は、加工する基板の種類に応じて適宜選択され、用いる複数のマスク材料は、各マスクの剥離手段が異なるように組み合わせて用いる。
マスク材料としては、例えば、（１）フェノール樹脂（ノボラック樹脂等）、エポキシ樹脂、アクリル樹脂、メタクリル樹脂、ポリイミド、ポリ尿素等から選ばれた感光性でない有機高分子材料、（２）フェノール樹脂（ノボラック樹脂等）、エポキシ樹脂、アクリル樹脂、メタクリル樹脂、ポリイミド、ポリ尿素等から選ばれた有機高分子材料を主成分とする樹脂であって感光性を有するフォトレジストや、市販品のＯＦＰＲ（商品名、東京応化工業株式会社製）、ＴＭＳＲ−ｉＮ（商品名、東京応化工業株式会社製）、ＳＵ−８（商品名、化薬マイクロケム株式会社製）、ＺＰＮ（日本ゼオン株式会社製）等から選ばれたフォトレジスト、（３）Ｃｒ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ、Ａｌ、Ｎｉ、Ｃｕ、Ｆｅ、Ｚｒ及びＴａ等から選ばれた金属、これら金属の少なくとも２種の合金、並びにこれら金属の酸化物及び窒化物（例えば、Ａｌ２Ｏ３及びＡｌＮ）、（４）ケイ素（Ｓｉ）等の半導体膜材料、これらの半導体膜材料の酸化物（例えば、ＳｉＯ２）及び窒化物（例えば、ＳｉｘＮｙ）、これら半導体膜材料とタングステンやモリブデン等との合金（ＷＳｉ、ＭｏＳｉ）、並びにＳｉＯＮ等を使用することができる。この中では、使用の便宜性等を考慮すれば、フォトレジスト及びＣｒが好ましい。
尚、加工表面の材料と同じ材料をマスク材としてしまうと、マスクを剥離する際に基板の加工面にダメージを与えてしまうので、好ましくない。つまりは、加工表面がケイ素である場合、ケイ素はマスクとしては向かない。同様に、石英やＳｉＯ２が加工表面である場合に酸化ケイ素（ＳｉＯ２）をマスクとすることは好ましくない。また、マスクの剥離手段によって加工表面がダメージを受ける組み合わせ、例えば加工表面が石英やＳｉＯ２の場合にＳｉＮやＳｉＯＮをマスクとすると、マスクの剥離手段によって加工表面がダメージを受けるのでマスク材料としては不適切である。一方で、マスク材料の剥離手段が加工表面材料に影響を与えなければ使用できる。例えば、加工表面がケイ素である場合、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉｘＮｙ）若しくはＳｉＯＮを選択することが可能である。また、加工表面が酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉｘＮｙ）、ＳｉＯＮ等ではケイ素をマスクとして用いることができる。
マスク材料として上記樹脂から選ばれた感光性でない有機高分子材料を用いる場合、この樹脂からなるマスクは次のようにして作製できる。例えば、（１）金属や樹脂で作製された目的の形にそって穴が開けられている薄い板や膜を基板の上に置き、その上からスプレーコートやスピンコート、蒸着などの方法でマスク材料の樹脂を付け、その後、薄い板や膜を取り除くことにより、目的とするパターンを有するマスクを作製できる。（２）予め基板の上にパターニングしたフォトレジスト上からスプレーコートやスピンコート、蒸着等の方法でマスク材料の樹脂を付け、その後レジストをアルカリ系溶液（例えば、東京応化工業株式会社製のレジスト剥離液１０５）等で取り除くことにより、目的とするパターンを有するマスクを作製できる。（３）マスク材料の樹脂を基板上にコーティングし、その樹脂膜上にフォトレジストを形成し、このレジストをパターニングし、その後Ｏ２アッシング等を行い、樹脂膜をエッチング加工し、最後にフォトレジストをアルカリ系溶液（例えば、東京応化工業株式会社製のレジスト剥離液１０５）等で取り除くことにより、目的とするパターンを有するマスクを作製できる。
次に、上記したマスク材料の成膜方法と剥離手段との関係を表１に纏めて示すが、これは単なる例示であって、本発明の目的を達成できるものであれば、これらに制限されないことは当然である。
Figure 2009154173
また、先にも記述したが、マスクの剥離手段によって加工表面がダメージを受けるような材料をマスクとすることは好ましくない。
表１に例示したようなマスク材料から所望のマスク材料を選択し、剥離手段の異なるマスク材料を適宜組み合わせ、異種材料からなる複数のマスクを基板の主面上に重ねて形成した後、マスクごとにドライエッチングすれば、各エッチング後に、下層のマスクに悪影響を及ぼすことなく、それぞれのマスク材料に応じた剥離手段によりマスクの剥離が可能となる。この場合、表１において、マスク材料をグループ分けしたが、同じグループであろうと異なるグループであろうと、選択するマスク材料のそれぞれに対する剥離手段が異なるマスク材料を選択すればよい。
例えば、フォトレジストの場合、ＯＦＰＲ（商品名、東京応化工業株式会社製）膜では、アセトンやメチルピロリドンにより剥離が可能であり、また、ＳＵ−８（商品名、化薬マイクロケム株式会社製）膜では、アセトンやメチルピロリドン等の有機溶媒に対して耐性があるが、強酸化剤の剥離液や酸素プラズマによるアッシングにより剥離が可能である。このように、マスク材料が同じフォトレジストであっても、剥離手段が異なるフォトレジストを用いることにより、下層のマスクに悪影響を与えることなく、本発明を実施できる。
次いで、上記表１に示したマスク材料と剥離手段との代表的な組み合わせの例について、２つの段差を有する多段階溝加工を実施する場合を例にとり、表２に纏めて示す。表２は、基板表面上にマスク１（下部マスク）及びマスク２(上部マスク)を順次形成して溝加工をする場合について、マスク１の材料及びその剥離手段とマスク２の材料及びその剥離手段との好ましい関係を例示する。２つより多い段差を有する多段階溝加工を実施する場合も、各マスク材料と剥離手段とを上記に準じて適宜組み合わせ、複数のマスクを順次形成して溝加工すれば良い。
Figure 2009154173
本発明によれば、ケイ素からなる表面を有する基板を段差加工する際には、複数のマスクの一つが酸化ケイ素又は窒化ケイ素から作製されていることが好ましく、この場合、本発明の加工法によれば、より精度良く簡便に段差加工を行うことが可能である。基板表面がケイ素からなっていれば、ケイ素単独からなる基板であっても、最上層がケイ素からなっている貼り合わせ基板でも良い。また、酸化ケイ素及び窒化ケイ素の成膜手段としては、スパッタリング法や化学気相成長法（ＣＶＤ法）等を採用すればよい。
上記した基板、マスク材料、成膜方法及び剥離手段を用い、本発明に従って、エッチングにより段差加工を行って、複数の段差を有する多段型基板を製造する方法において、２つの段差を有する多段階の溝加工について、図２（ａ）〜（ｇ）に示す加工プロセスに従って以下説明する。
まず、基板２０１上に、表１に示す成膜方法により、第一マスクとなるマスク材料からなる膜を形成し、フォトリソグラフィー法等を用いてパターニングして第一マスク２０２を形成する（図２（ａ）及び（ｂ））。かくして得られた第一マスク２０２の表面を含む基板２０１の表面上に、第一マスク２０２と異なる材料からなり、かつ剥離手段の異なる材料で第二マスクとなる膜を形成し、パターニングして第一マスク２０２上及び基板２０１の表面上の一部に第二マスク２０３を形成する（図２（ｃ））。次いで、得られた基板に対してドライエッチングして、第二マスク２０３の形状を反映する溝２０４を掘り、溝２０４を有する基板２０１ａを得る（図２（ｄ））。その後、第二マスク２０３を剥離し、第一マスク２０２及び基板２０１ａの表面を露出させる（図２（ｅ））。この状態でドライエッチングを行って、第一マスク２０２で覆われていない溝２０４部分と基板２０１ａの表面とを掘り進み、第一マスク２０２の形状を反映する溝２０５を形成し、溝２０４及び２０５を有する基板２０１ｂを得る（図２（ｆ））。最後に、第一マスク２０２を剥離すれば、溝２０４及び２０５を接して有する基板２０１ｂが得られ（図２（ｇ））、２つの段差を有する多段階の溝加工が精度よく簡便に実施できる。
上記したように、本発明によれば、基板に設ける溝の加工は小さい溝加工から大きい溝加工へと行われるため、エッチングするパターンとしては、先にエッチングするパターンよりも後でエッチングするパターンの方が大きくなる。
３つ以上の段差を有する多段階の溝加工の場合についても、図２（ａ）〜（ｇ）に示すプロセスに準じて、複数のマスクの形成、各ドライエッチング、各マスクの剥離を行うことにより、各マスクの形状を反映する溝を掘り、複数の段差を有する多段階の溝加工を実施できる。
上記方法において溝２０４及び２０５を形成するドライエッチング工程について、以下説明する。
上記したようにして第二マスク２０３を形成した基板に対して、ＤＲＩＥ（深掘り反応性イオンエッチング）法によりドライエッチングを行う。まず、真空槽内に搬入した基板を静電チャック上に載置して静電チャック上に密着させ、真空槽内の真空排気を行うと共に、基板下部に冷却用の不活性ガスを導入して放電時の基板の表面が所定の温度（例えば、８０〜１００℃）となるように冷却する。次いで、保護膜形成用ガス（例えば、Ｃ４Ｆ８等のガス）を導入して真空槽内が所定の圧力（例えば、１〜１０Ｐａ、好ましくは２Ｐａ）になるように調整し、アンテナに対し所定の電力（例えば、５００Ｗ〜１ｋＷ）を所定の時間（例えば、５〜２０秒間、好ましくは１５秒間）印加し、基板全体に保護膜をつける。その後、反応ガス（例えば、ＳＦ６ガス等）を導入して真空槽内が所定の圧力（例えば、１〜１０Ｐａ、好ましくは５Ｐａ）になるように調整し、アンテナに対し所定の電力（例えば、５００Ｗ〜１ｋＷ）を、また、基板に対してバイアスパワーとして所定の電力（例えば、３０〜１００Ｗ）を所定の時間（例えば、５〜２０秒間、好ましくは１５秒間）印加して基板をエッチングする。上記保護膜をつける工程及び基板のエッチング工程を繰り返し、側壁を保護しながら垂直にエッチングを行う。
上記ドライエッチングにおいては、例えば、ケイ素、酸化ケイ素、窒化ケイ素、サファイア、タンタル酸リチウム、ニオブ酸リチウム、炭化ケイ素、ガリウム砒素、窒化ガリウム等からなる基板を用いる場合、フッ素、塩素、臭素及びヨウ素から選ばれた少なくとも１種のハロゲン系ガスをエッチングガスとして用いることが好ましい。
ケイ素基板の場合には、さらにＳＦ６、ＣＦ４、ＮＦ３、ＳｉＦ４、ＢＦ３、ＣＢｒＦ３及びＸｅＦ２等から選ばれたフッ素系ガス、並びにＣｌ２、ＣＣｌ４、ＳｉＣｌ４、ＰＣｌ３、ＢＣｌ３及びＨＣｌ等から選ばれた塩素系ガスや、ＣｌＣｌｍＦｎのようなフッ素塩素系ガスをエッチングガスとして用いることができる。
また、酸化ケイ素基板及び窒化ケイ素基板をドライエッチングする場合、エッチングガスとして、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ等のガスや、ＣＦ４とＨ２との混合ガス、ＣｘＦｙ（（ｙ／ｘ）＜４）、例えばＣ２Ｆ６、Ｃ３Ｆ８といったガスを用いることもできる。
上記二酸化ケイ素（ＳｉＯ２）基板をドライエッチングする場合、まず、真空槽内に搬入した基板を静電チャック上に載置して静電チャック上に密着させ真空槽内の真空排気を行うとともに、基板下部に冷却用の不活性ガスを導入して放電時の基板の表面温度が８０〜１００℃となるように冷却した。次いで、Ｃ３Ｆ８ガスを導入して真空槽内が０．５〜５Ｐａ（好ましくは、０．５Ｐａ）になるように調整し、アンテナに対し５００Ｗ〜２ｋＷの電力を、基板に対してバイアスパワーとして５０〜５００Ｗの電力を印加して、基板をエッチングすることができる。
本発明により多段階エッチングしたことによる溝形状への影響に関し、各エッチングにおいてエッチング条件が同一であると、最初にエッチングした形状は、後のエッチング工程の時に浅くなる方向にズレを起こす。よって、目的の形状を得るために、形状がどの程度変化するかをあらかじめ確認しておき、その変化を考慮して、最初にエッチングする部分ではあらかじめ深くしておくなどの調整をすればよい。また、ガスが十分に入り込む開口の場合であれば、バイアスパワーをほとんど印加せず、エッチングを進めることである程度エッチングレート差を少なくすることが可能である。
上記では、基板の主面上に複数のマスクを形成し、ドライエッチングにより順次掘り進み、基板の底面を残すようにした場合について説明した。しかし、本発明に従って製造される多段型基板の用途によっては、エッチングを進めて基板底面を抜き、基板を貫通するようにエッチングしても良いし、また、基板厚さが厚い場合などには基板の主面と反対側から同様にしてエッチングして掘り進んで、貫通させても良い。
本実施例では、図３（ａ）及び（ｂ）に示す基板３０１の加工形状、並びに図４（ａ）〜（ｊ）に示す加工プロセスに従って行った段差を２つ有する溝加工について説明する。
本実施例で加工した後の形状を示す図３（ａ）は基板の上面図であり、図３（ｂ）はその断面図であり、１８０×６０μｍの長方形の溝３０２と、Φ３０μｍの円形の溝３０３とを段差をもって形成した。
図４を参照すれば、まず、基板（ケイ素基板）４０１上にプラズマ支援型ＣＶＤ法を用いて、テトラエトキシシラン（ＴＥＯＳ）ガスにより酸化ケイ素膜４０２を１μｍ形成した（図４（ａ）及び（ｂ））。この酸化ケイ素膜４０２上にフォトレジストであるＯＦＰＲ（商品名、東京応化工業株式会社製）膜を形成し、フォトリソグラフィー法を用いてパターニングしてパターン４０３を形成し（図４（ｃ））、このパターン４０３をマスクとしてＣ４Ｆ８、Ｃ３Ｆ８のプラズマにより、上記酸化ケイ素膜４０２をドライエッチングして、基板４０１表面を露出せしめた（図４（ｄ））。次いで、ＯＦＰＲからなるパターン４０３をアセトンで剥離し、酸化ケイ素膜のパターンを露出せしめ、第一マスク４０２'とした（図４（ｅ））。続いて、第一マスク４０２'及び基板４０１の表面上にＯＦＰＲ膜を形成し、フォトリソグラフィー法を用いてパターニングして第二マスク４０４を形成した（図４（ｆ））。
上記方法で得られた基板に対して、ＤＲＩＥ法によりドライエッチングを行った。まず、真空槽内に搬入した基板を静電チャック上に載置して静電チャック上に密着させ、真空槽内の真空排気を行うとともに、基板下部に冷却用の不活性ガスを導入して放電時の基板の表面温度が８０〜１００℃となるように冷却した。次いで、Ｃ４Ｆ８ガスを導入して真空槽内が２Ｐａになるように調整し、アンテナに対し５００Ｗ〜１ｋＷの電力を１５秒間印加し、基板全体に保護膜をつけた。その後、反応ガスであるＳＦ６ガスを導入して真空槽内が５Ｐａになるよう調整し、アンテナに対し５００Ｗ〜１ｋＷの電力を、基板に対してバイアスパワーとして３０〜１００Ｗの電力を、それぞれ１５秒間印加して、第二マスク４０４の形状を反映するように基板をドライエッチングした。上記保護膜をつける工程及び基板のドライエッチング工程を繰り返し、側壁を保護しながら垂直にエッチングを行った。
かくして、ＯＦＰＲからなる第二マスク４０４の形状を反映した、深さ２０．５μｍの溝４０５が形成され、溝４０５を有する基板４０１ａが得られた（図４（ｇ））。次いで、第二マスク４０４をアセトンで剥離した（図４（ｈ））後、酸化ケイ素からなる第一マスク４０２'をマスクとして、上記ＤＲＩＥ法と同条件でドライエッチングを行った後、マスク４０２'を剥離した。その結果、深さ４２．８μｍ（ｔ２）の溝４０６ａと深さ１２．２μｍ（ｔ１）の溝４０６ｂとの２段階の溝が形成された基板４０１ｂが得られた（図４（ｉ）、図４（ｊ））。この２段階の溝の深さｔ１及びｔ２（図３（ｂ））は、上記方法で加工したケイ素基板の断面の電子顕微鏡写真を示す図５から観測した。
本実施例により、精度良く簡便に基板に対して段差加工を行うことができた。
上記溝４０６ｂの深さは、図４（ｇ）及び（ｈ）にて示した溝４０５の深さと異なる。この原因は、２番目にエッチングする際に、最初にエッチングして得られた溝４０５の部分へのエッチング速度と、第一マスク４０２'をマスクとしてエッチングした残りの部分へのエッチング速度との間に差が生じたためである。各溝の深さを同一にすることが求められる場合には、上記したエッチング速度の差分による形状変化を予め考慮して、先にエッチングする部分の形状を深くするような条件でエッチングすればよい。
この各溝の深さに関しては、エッチング速度等のエッチング条件を適宜設定すれば、加工された基板の使用目的に合わせて任意の深さの溝を容易に形成することができる。例えば、各溝の深さを同一にすることが求められる場合であっても、また、各溝の深さを異なるようにすることが求められる場合であっても、エッチング条件を適宜設定すれば可能である。また、ドライエッチングする際に、基板に印加する電圧（バイアスパワー）を高くして、エッチング速度に差がない条件を設定することによって、各溝の深さを同一にすることもできるし、このバイアスパワーを任意に変化させて、エッチング速度等の条件を設定することによっても、各溝の深さを任意に設定することができる。
本実施例では、図６（ａ）〜（ｏ）に示す加工プロセスに従って、段差を３つ有する溝加工について説明する。
まず、ケイ素基板６０１上に、スパッタリング法あるいは蒸着法を用いて、Ａｌ膜６０２を１μｍ形成した（図６（ａ）及び（ｂ））。このＡｌ膜６０２上にフォトレジストであるＯＦＰＲ（商品名、東京応化工業株式会社製）膜を形成し、フォトリソグラフィー法を用いてパターニングし、パターン６０３を得た（図６（ｃ））。パターン６０３をマスクとしてＡｌ膜６０２をＡｌエッチング液（関東化学株式会社製）でウェットエッチングして、基板６０１の表面を露出せしめた（図６（ｄ））後に、パターン６０３をアセトンで剥離して、Ａｌ膜である第一マスク６０２'を得た（図６（ｅ））。かくして得られた第一マスク６０２'の表面及び露出した基板６０１の表面上に、プラズマ支援型ＣＶＤ法を用いて、シラン（ＳｉＨ４）ガスと一酸化二窒素（Ｎ２Ｏ）ガスとにより酸化ケイ素（ＳｉＯ２）膜６０４を１μｍ形成した（図６（ｆ））。
この酸化ケイ素膜６０４上にＯＦＰＲ膜を形成し、フォトリソグラフィー法を用いてパターニングし、パターン６０５を得た（図６（ｇ））。パターン６０５をマスクとしてＣ３Ｆ８のプラズマにより、酸化ケイ素膜６０４をドライエッチングして基板表面を露出せしめ、パターン６０５をアセトンにて剥離し、酸化ケイ素膜からなる第二マスク６０４'を得た（図６（ｈ））。かくして得られた基板上に、第二マスク６０４'の表面を含めてＯＦＰＲ膜を形成し、フォトリソグラフィーによってパターニングし、第三マスク６０６を形成した（図６（ｉ））。
上記方法で得られた基板に対して、実施例１記載の方法に従って、ＤＲＩＥ法を用い、同様の条件で、保護膜をつける工程及びドライエッチング工程を繰り返し、側壁を保護しながら垂直にエッチングを行った。すなわち、ＯＦＰＲからなる第三マスク６０６の形状を反映するようにドライエッチングし、溝を有する基板６０１ａを得た（図６（ｊ））。
次いで、第三マスク６０６をアセトンで剥離した（図６（ｋ））後に、酸化ケイ素膜からなる第二マスク６０４'の形状を反映するように上記ＤＲＩＥ法と同じ条件でドライエッチングし、２段の溝を有する基板６０１ｂを得た（図６（ｌ））。その後、第二マスク６０４'をフッ酸で剥離した（図６（ｍ））。最後に、Ａｌ膜からなる第一マスク６０２'の形状を反映するようにドライエッチングを行って、３段の溝を有する基板６０１ｃを得た（図６（ｎ））後、Ａｌエッチング液を用いて、第一マスク６０２'を剥離した（図６（ｏ））。
かくして、精度良く簡便に、３段階の溝が形成された多段階構造基板を得ることができた。
本実施例では、図７（ａ）〜（ｏ）に示す加工プロセスに従って、実施例２と異なる基板、マスクの材料及び剥離手段を用いて行った段差を３つ有する溝加工について説明する。
まず、二酸化ケイ素（ＳｉＯ２）基板７０１上に、スパッタリング法あるいは蒸着法を用いて、Ｃｒ膜７０２を１μｍ形成した（図７（ａ）及び（ｂ））。このＣｒ膜７０２上にフォトレジストであるＯＦＰＲ（商品名、東京応化工業株式会社製）膜を形成し、フォトリソグラフィー法を用いてパターニングし、パターン７０３を得た（図７（ｃ））。パターン７０３をマスクとしてＣｒ膜７０２をＣｒエッチング液（林純薬工業株式会社製）でウェットエッチングして、基板７０１の表面を露出せしめた（図７（ｄ））。その後、パターン７０３をアセトンで剥離し、Ｃｒ膜の第一マスク７０２'を得た（図７（ｅ））。かくして得られた第一マスク７０２'の表面及び露出した基板７０１の表面上に、スパッタリング法あるいはプラズマ支援型ＣＶＤ法を用いて、Ｓｉ膜７０４を形成した（図７（ｆ））。
このＳｉ膜７０４上にＯＦＰＲ膜を形成し、フォトリソグラフィー法を用いてパターニングし、パターン７０５を得た（図７（ｇ））。パターン７０５をマスクとして、水酸化カリウム溶液で、Ｓｉ膜７０４をウェットエッチングして基板表面を露出せしめ、パターン７０５をアセトンにて剥離し、Ｓｉ膜からなる第二マスク７０４'を得た（図７（ｈ））。かくして得られた基板上に、第二マスク７０４'の表面を含めてＯＦＰＲ膜を形成し、フォトリソグラフィーによってパターニングし、第三マスク７０６を形成した（図７（ｉ））。
上記方法で得られた基板に対して、まず、真空槽内に搬入した基板を静電チャック上に載置して静電チャック上に密着させ、真空槽内の真空排気を行うとともに、基板下部に冷却用の不活性ガスを導入して放電時の基板の表面温度が８０〜１００℃となるように冷却した。次いで、Ｃ３Ｆ８ガスを導入して真空槽内が０．５Ｐａになるように調整し、アンテナに対し５００Ｗ〜２ｋＷの電力を、基板に対してバイアスパワーとして５０〜５００Ｗの電力を印加して、ＯＦＰＲからなる第三マスク７０６の形状を反映するようにドライエッチングし、溝を有する基板７０１ａを得た（図７（ｊ））。
次いで、第三マスク７０６をアセトンで剥離した（図７（ｋ））後に、Ｓｉからなる第二マスク７０４'の形状を反映するように、上記と同様なプロセス条件でドライエッチングし、２段の溝を有する基板７０１ｂを得た（図７（ｌ））。その後、Ｓｉ膜からなる第二マスク７０４'を水酸化カリウム溶液で剥離した（図７（ｍ））。最後に、Ｃｒ膜からなる第一マスク７０２'の形状を反映するように、上記と同様なプロセス条件でドライエッチングを行って、３段の溝を有する基板７０１ｃを得た（図７（ｎ））後、Ｃｒエッチング液（林純薬株式会社製）を用いて、第一マスク７０２'を剥離した（図７（ｏ））。
かくして、精度良く簡便に、３段階の溝が形成された多段階構造基板を得ることができた。
本発明によれば、基板に対して、精度良く簡便に多段階の段差加工を行うことができるので、本発明は、半導体デバイスやマイクロマシン及びＭＥＭＳデバイス等の技術分野における微細加工に利用可能である。
１０１ 基板 １０２ 第一マスク
１０３ 第一の溝 １０４ 第二マスク
１０５ 第二の溝 ２０１、２０１ａ、２０１ｂ 基板
２０２ 第一マスク ２０３ 第二マスク
２０４、２０５ 溝 ３０１ 基板
３０２、３０３ 溝 ４０１、４０１ａ、４０１ｂ 基板
４０２ 酸化ケイ素膜 ４０２' 第一マスク
４０３ パターン ４０４ 第二マスク
４０５、４０６ａ、４０６ｂ 溝
６０１、６０１ａ、６０１ｂ、６０１ｃ ケイ素基板
６０２ Ａｌ膜 ６０２'第一マスク
６０３ パターン ６０４ 酸化ケイ素膜
６０４' 第二マスク ６０５ パターン
６０６ 第三マスク
７０１、７０１ａ、７０１ｂ、７０１ｃ 二酸化ケイ素基板
７０２ Ｃｒ膜 ７０２'第一マスク
７０３ パターン ７０４ Ｓｉ膜
７０４' 第二マスク ７０５ パターン
７０６ 第三マスク

Claims (11)

  1. プラズマを用いるドライエッチングにより基板を加工し、複数の段差を有する多段型基板を製造する方法であって、該基板の主面上に、それぞれが異種材料からなり、かつそれぞれの剥離手段が異なっている複数のマスクを重ねて形成し、該複数のマスクのそれぞれの形状を反映して順次ドライエッチングを行うことによって段差加工を行い、複数の段差を有する多段型基板を製造することを特徴とする多段型基板の製造方法。
  2. 前記複数のマスクのそれぞれが、（１）フェノール樹脂、エポキシ樹脂、アクリル樹脂、メタクリル樹脂、ポリイミド、及びポリ尿素から選ばれた感光性でない有機高分子材料、（２）フェノール樹脂、エポキシ樹脂、アクリル樹脂、メタクリル樹脂、ポリイミド、及びポリ尿素から選ばれた有機高分子材料を主成分とする感光性を有するフォトレジスト、（３）Ｃｒ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ、Ａｌ、Ｎｉ、Ｃｕ、Ｆｅ、Ｚｒ及びＴａから選ばれた金属、これら金属の少なくとも２種の合金、並びにこれら金属の酸化物及び窒化物から選ばれた材料、又は（４）半導体膜材料、前記半導体膜材料の酸化物及び窒化物、前記半導体膜材料とタングステン又はモリブデンとの合金、並びにＳｉＯＮから選ばれた材料で構成されていることを特徴とする請求項１記載の多段型基板の製造方法。
  3. 前記マスクの一つが、樹脂からなることを特徴とする請求項１記載の多段型基板の製造方法。
  4. 前記マスクの一つが、クロム膜又はアルミニウム膜であることを特徴とする請求項１又は３記載の多段型基板の製造方法。
  5. 前記基板がケイ素からなる表面を有し、前記マスクの一つが酸化ケイ素膜又は窒化ケイ素膜からなることを特徴とする請求項１〜４のいずれか１項に記載の多段型基板の製造方法。
  6. 前記マスクの一つとして用いる酸化ケイ素膜又は窒化ケイ素膜が、蒸着法、物理気相成長法、化学気相成長法又はスピンコート法によって形成されていることを特徴とする請求項５記載の多段型基板の製造方法。
  7. 前記基板が酸化ケイ素、窒化ケイ素又はＳｉＯＮからなる表面を有し、前記マスクの一つがケイ素膜からなることを特徴とする請求項１〜４のいずれか１項に記載の多段型基板の製造方法。
  8. プラズマを用いるドライエッチングにより表面がケイ素からなる基板を加工し、複数の段差を有する多段型基板を製造する方法であって、該基板の主面上に、それぞれが異種材料からなり、それぞれの剥離手段が異なっている複数のマスクであって、該複数のマスクの一つが蒸着法、物理気相成長法、化学気相成長法又はスピンコート法により形成された酸化ケイ素膜又は窒化ケイ素膜からなっている複数のマスクを重ねて形成し、該複数のマスクのそれぞれの形状を反映して順次ドライエッチングを行うことによって段差加工を行い、複数の段差を有する多段型基板を製造することを特徴とする多段型基板の製造方法。
  9. 前記マスクの一つが、樹脂からなることを特徴とする請求項８記載の多段型基板の製造方法。
  10. プラズマを用いるドライエッチングにより酸化ケイ素基板又は窒化ケイ素基板を加工し、複数の段差を有する多段型基板を製造する方法であって、該酸化ケイ素基板又は窒化ケイ素基板の主面上に、それぞれが異種材料からなり、それぞれの剥離手段が異なっている複数のマスクであって、該複数のマスクの一つがスパッタリング法又は蒸着法により形成されたケイ素膜からなっている複数のマスクを重ねて形成し、該複数のマスクのそれぞれの形状を反映して順次ドライエッチングを行うことによって段差加工を行い、複数の段差を有する多段型基板を製造することを特徴とする多段型基板の製造方法。
  11. 前記マスクの一つが、樹脂からなることを特徴とする請求項１０記載の多段型基板の製造方法。
JP2010517908A 2008-06-17 2009-06-15 多段型基板の製造方法 Pending JPWO2009154173A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008158538 2008-06-17
JP2008158538 2008-06-17
PCT/JP2009/060883 WO2009154173A1 (ja) 2008-06-17 2009-06-15 多段型基板の製造方法

Publications (1)

Publication Number Publication Date
JPWO2009154173A1 true JPWO2009154173A1 (ja) 2011-12-01

Family

ID=41434089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010517908A Pending JPWO2009154173A1 (ja) 2008-06-17 2009-06-15 多段型基板の製造方法

Country Status (7)

Country Link
US (1) US20110089141A1 (ja)
EP (1) EP2306498A1 (ja)
JP (1) JPWO2009154173A1 (ja)
KR (1) KR20110028506A (ja)
CN (1) CN102067289A (ja)
TW (1) TW201003782A (ja)
WO (1) WO2009154173A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201200465A (en) * 2010-06-29 2012-01-01 Univ Nat Central Nano/micro-structure and fabrication method thereof
CN102431965A (zh) * 2011-12-15 2012-05-02 上海先进半导体制造股份有限公司 凸柱结构的制造方法
CN102543682A (zh) * 2012-02-17 2012-07-04 上海先进半导体制造股份有限公司 多级深台阶的形成方法
CN102602881B (zh) 2012-04-01 2014-04-09 杭州士兰集成电路有限公司 Mems封帽硅片的多硅槽形成方法及其刻蚀掩膜结构
CN102642806A (zh) * 2012-04-28 2012-08-22 上海先进半导体制造股份有限公司 半导体多级台阶结构的制作方法
HK1199605A2 (en) * 2014-04-23 2015-07-03 Master Dynamic Ltd A method of manufacture of micro components, and components formed by such a process
CN104445051A (zh) * 2014-12-02 2015-03-25 中国科学院半导体研究所 在衬底上制备多级台阶的方法
CN106032265A (zh) * 2015-03-12 2016-10-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106032268A (zh) * 2015-03-20 2016-10-19 中芯国际集成电路制造(上海)有限公司 一种mems器件的制作方法
JP6759004B2 (ja) 2016-08-29 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
CN107546114B (zh) * 2017-09-07 2020-01-03 中国工程物理研究院电子工程研究所 一种SiC高压功率器件结终端的制备方法
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
US11121229B2 (en) 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
CN109956446A (zh) * 2019-03-08 2019-07-02 武汉耐普登科技有限公司 一种台阶结构及其制造方法
US11220742B2 (en) * 2019-03-22 2022-01-11 International Business Machines Corporation Low temperature lift-off patterning for glassy carbon films
CN110112079B (zh) * 2019-04-29 2021-06-15 中国电子科技集团公司第十三研究所 台阶样块的刻蚀工艺参数评价方法
CN110329985B (zh) * 2019-06-18 2022-02-15 长沙新材料产业研究院有限公司 一种金刚石表面复杂结构及其制备方法
CN111099554A (zh) * 2019-11-29 2020-05-05 杭州臻镭微波技术有限公司 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
JP7333752B2 (ja) * 2019-12-25 2023-08-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN111071986B (zh) * 2019-12-30 2023-05-16 北京航空航天大学 一种激光改性辅助制备碳化硅多级微结构的方法及一种加速度传感器
CN111204704B (zh) * 2020-01-14 2023-09-19 无锡韦感半导体有限公司 一种台阶结构的制造方法
KR102125712B1 (ko) 2020-04-07 2020-06-23 황인 습식 에칭을 이용한 다단형 기판의 제조방법
JP7045428B2 (ja) * 2020-09-02 2022-03-31 東京エレクトロン株式会社 被処理体を処理する方法
CN112758888B (zh) * 2021-02-20 2022-12-27 北京航天控制仪器研究所 一种带有硅通孔的硅mems微结构的加工工艺
CN116344437B (zh) * 2023-04-13 2023-10-20 中芯先锋集成电路制造(绍兴)有限公司 衬底处理方法及半导体器件制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637065A (ja) * 1992-05-20 1994-02-10 Internatl Business Mach Corp <Ibm> 基板中に多段構造を作製する方法
JP2000349150A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 半導体装置およびその製造方法
JP2001168188A (ja) * 1999-12-06 2001-06-22 Sony Corp 半導体装置の製造方法
JP2002009058A (ja) * 2000-06-26 2002-01-11 Tokyo Electron Ltd エッチング方法
JP2003282704A (ja) * 2002-03-26 2003-10-03 Nec Electronics Corp デュアルダマシンによる半導体装置の製造方法
JP2004106199A (ja) * 2002-09-13 2004-04-08 Hitachi Koki Co Ltd インクジェットヘッドのノズル形成方法
JP2004152997A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2007511906A (ja) * 2003-11-14 2007-05-10 東京エレクトロン株式会社 調整可能な反射防止コーティングを含む構造およびその形成方法。

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172336A (ja) * 1985-01-25 1986-08-04 Mitsubishi Electric Corp 半導体装置電極開口部の形成方法
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP3415335B2 (ja) 1995-08-11 2003-06-09 大日本印刷株式会社 多段エッチング型基板の製造方法
JP3352895B2 (ja) * 1996-12-25 2002-12-03 株式会社東芝 半導体集積回路、半導体集積回路の設計方法および製造方法
KR100751826B1 (ko) * 1998-03-20 2007-08-23 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
US6242344B1 (en) * 2000-02-07 2001-06-05 Institute Of Microelectronics Tri-layer resist method for dual damascene process
JP3669681B2 (ja) * 2000-03-31 2005-07-13 株式会社東芝 半導体装置の製造方法
JP4399310B2 (ja) 2004-04-13 2010-01-13 株式会社アルバック ドライエッチング方法並びにマイクロレンズアレイ及びその作製方法
US7244663B2 (en) * 2004-08-31 2007-07-17 Micron Technology, Inc. Wafer reinforcement structure and methods of fabrication
EP1948852B1 (en) * 2005-11-18 2018-08-29 Luxembourg Institute of Science and Technology (LIST) Master electrode and method of forming the master electrode

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637065A (ja) * 1992-05-20 1994-02-10 Internatl Business Mach Corp <Ibm> 基板中に多段構造を作製する方法
JP2000349150A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 半導体装置およびその製造方法
JP2001168188A (ja) * 1999-12-06 2001-06-22 Sony Corp 半導体装置の製造方法
JP2002009058A (ja) * 2000-06-26 2002-01-11 Tokyo Electron Ltd エッチング方法
JP2003282704A (ja) * 2002-03-26 2003-10-03 Nec Electronics Corp デュアルダマシンによる半導体装置の製造方法
JP2004106199A (ja) * 2002-09-13 2004-04-08 Hitachi Koki Co Ltd インクジェットヘッドのノズル形成方法
JP2004152997A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2007511906A (ja) * 2003-11-14 2007-05-10 東京エレクトロン株式会社 調整可能な反射防止コーティングを含む構造およびその形成方法。

Also Published As

Publication number Publication date
TW201003782A (en) 2010-01-16
US20110089141A1 (en) 2011-04-21
KR20110028506A (ko) 2011-03-18
EP2306498A1 (en) 2011-04-06
WO2009154173A1 (ja) 2009-12-23
CN102067289A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
WO2009154173A1 (ja) 多段型基板の製造方法
CN101552184A (zh) 基板结构及其形成方法与太赫装置及其制造方法
KR102251149B1 (ko) 반도체 구조물을 제조하는 방법
CN112408314A (zh) 一种多层掩膜分步刻蚀方法
US20130069731A1 (en) Method of multi-stage substrate etching and terahertz oscillator manufactured using the same method
JP5228381B2 (ja) 半導体装置の製造方法
JP2017017072A (ja) 半導体チップの製造方法
US20230102861A1 (en) A low-cost method of making a hard mask for high resolution and low dimensional variations for the fabrication and manufacturing of micro- and nano-devices and - systems
JP2008143068A (ja) パターン形成方法及び液滴吐出ヘッドの製造方法
CN110741470A (zh) 流体组装基片和制备方法
JP2007135129A (ja) 圧電振動片の製造方法およびその製造方法により製造した圧電振動片
JP5608462B2 (ja) インプリントモールドの製造方法
US9373772B2 (en) CMOS integrated method for the release of thermopile pixel on a substrate by using anisotropic and isotropic etching
KR101310668B1 (ko) 다단계 기판 식각 방법 및 이를 이용하여 제조된테라헤르츠 발진기
US20020028394A1 (en) Method for manufacturing a membrane mask
US7005385B2 (en) Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring
US7205243B2 (en) Process for producing a mask on a substrate
JP3271390B2 (ja) 荷電ビーム露光用透過マスク及びその製造方法
JP2002004034A (ja) 蒸着用マスクおよびその製造方法
JP2010183208A (ja) ウエットエッチング方法及び音叉型圧電素子片の加工方法
US20050181618A1 (en) Polymer via etching process
JPH08176799A (ja) 選択成膜マスク及びその製造方法
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR101386004B1 (ko) 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법
CN117105166A (zh) 微细加工方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131106