CN110741470A - 流体组装基片和制备方法 - Google Patents

流体组装基片和制备方法 Download PDF

Info

Publication number
CN110741470A
CN110741470A CN201880036588.2A CN201880036588A CN110741470A CN 110741470 A CN110741470 A CN 110741470A CN 201880036588 A CN201880036588 A CN 201880036588A CN 110741470 A CN110741470 A CN 110741470A
Authority
CN
China
Prior art keywords
inorganic material
transparent substrate
layer
substrate
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880036588.2A
Other languages
English (en)
Inventor
R·A·贝尔曼
R·瓦迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN110741470A publication Critical patent/CN110741470A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/02—Surface treatment of glass, not in the form of fibres or filaments, by coating with glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C03C2218/33—Partly or completely removing a coating by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95122—Active alignment, i.e. by apparatus steering by applying vibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Micromachines (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

实施方式涉及具有一个或多个阱结构的基片，每个阱结构具有基本垂直的侧壁和基本平坦的底部。

Description

流体组装基片和制备方法
相关申请的交叉引用
本申请要求2017年6月2日提交的美国临时申请序列第62/514,196号的优先权，其内容作为本申请的基础，并通过引用整体并入本文，如同在下面完整阐述一样。
发明领域
实施方式涉及具有一个或多个阱结构(well structure)的基片，每个阱结构具有基本垂直的侧壁和基本平坦的底部。
背景
LED显示器、LED显示组件和阵列LED器件包括大量二极管，这些二极管放置在整个显示器或器件表面的指定位置。流体组装可以用于相对于基片组装二极管。这种组装通常是随机过程，LED器件由此沉积到基片上的阱中。使用传统方法在基片的表面上形成这样的阱通常依赖于在沉积在玻璃基片上的聚合物膜中形成阱。这样的聚合物膜表现出差的透明度和热稳定性。透明度差会导致显示器发出黄色或灰色调。有限的热稳定性限制了工艺与后续电触点形成和钝化的兼容性。
因此，至少由于上述原因，本领域需要用于在基片上制造物理结构的先进系统和方法。
概述
实施方式涉及具有一个或多个阱结构的基片，每个阱结构具有基本垂直的侧壁和基本平坦的底部。
本概述仅提供本发明的一些实施方式的概要。短语“在一个实施方式中”、“根据一个实施方式”、“在各种实施方式中”、“在一个或多个实施方式中”、“在特定实施方式中”等，通常是指短语之后的特定特征、结构或特性包括在本发明的至少一个实施方式中，并且可以包括在本发明的一个以上的实施方式中。重要的是，这样的短语不一定指相同的实施方式。根据以下详细描述、所附权利要求书和附图，本发明的许多其他实施方式将变得更加显而易见。
附图说明
通过参考在说明书的其余部分中描述的附图，可以实现对本发明的各种实施方式的进一步理解。在附图中，几幅图中贯穿使用的相同附图标记指代相似的部件。在某些情况下，由小写字母组成的子标签与附图标记关联，以表示多个相似组件中的一个。当提到附图标记但附图标记没有标明现有子标签时，意在指代所有这样的多个相似部件。
图1a-1b描绘了根据本发明的一个或多个实施方式的流体组装系统，该系统能够相对于包括多个阱的流体组装基片移动包括载液和多个物体的悬浮液；
图1c是来自扫描电子显微镜的图像，其示出了阱侧壁的不平坦外边缘，这是部分由于根据本发明的一些实施方式的用于硬掩模的材料的粒度而导致的；
图2a-2b描绘了根据本发明的一些实施方式的阱结构；
图2c是来自扫描电子显微镜的图像，其示出了根据本发明的一些实施方式可实现的井的基本垂直的侧壁；
图3是描绘根据本发明的各种实施方式在流体组装基片中形成阱结构的实施方式的方法的流程图；
图4a-4b描绘了根据本发明的其他实施方式的阱结构；
图5是流程图，描绘了根据本发明的进一步的实施方式在流体组装基片中形成阱结构的方法。
具体实施方式
实施方式涉及具有一个或多个阱结构的基片，每个阱结构具有基本垂直的侧壁和基本平坦的底部。
本发明的各种实施方式是流体组装基片。这样的流体组装基片包括：透明基片和无机流体结构层。无机流体结构层设置在透明基片上并且由无机材料形成。无机流体结构层包括多个结构，每个结构暴露透明基片的一部分顶表面。
在前述实施方式的一些情况中，透明基片由玻璃制成，并且无机材料是二氧化硅。在前述实施方式的各种情况中，所述多个结构是阱。在一些这样的情况下，每个阱的侧壁相对于透明基片的顶表面基本垂直。在特定情况下，每个阱的侧壁具有从透明基片的顶表面测量的大于91度且小于105度的角度。在其他特定情况下，每个阱的侧壁具有从透明基片的顶表面测量的大于80度且小于90度的角度。
在前述实施方式的一种或多种情况中，被所述多个结构中的每个结构暴露的透明基片的顶表面是基本平坦的。在前述实施方式的各种情况中，电连接层设置在透明基片与无机流体结构层之间，并且电连接层的一部分在所述多个结构中的至少一个结构的底部暴露。在所述多个结构是阱的前述实施方式的一些情况中，每个阱具有大于3微米的深度和大于40微米的宽度。在前述实施方式的一些情况中，透明基片和无机材料的组合在高达600℃的温度下是机械稳定的。
本发明的其他实施方式提供了一种用于制造流体组装基片的方法。这样的方法包括：提供透明基片；在透明基片上沉积无机材料以形成无机材料层；在所述无机材料层的顶部形成图案化的硬掩模，所述硬掩模具有开口，所述开口暴露出所述无机材料层的与结构位置相对应的部分；进行由图案化硬掩模引导的干法蚀刻，以打开无机材料层中延伸至透明基片顶面的结构。
在前述实施方式的一些情况中，透明基片由玻璃制成，并且无机材料是二氧化硅。在前述实施方式的各种情况下，在透明基片上沉积无机材料包括在透明基片上进行SiO2的等离子体增强化学气相沉积。SiO2的这种沉积可以利用原硅酸四乙酯作为前体。在不同的实施方式中，可以使用其他前体，包括但不限于硅烷、DABS、SiCl4。作为用于无机材料层的替代材料，可以使用组成空间SiO2-GeO2-B2O3-P2O5中的氧化物玻璃膜。作为用于无机材料层的另一种替代材料，可以将氟阴离子或氮阴离子添加到沉积膜中，以产生例如SiO2、SiON、PSG(SiO2-P2O5)或BPSG(SiO2-B2O3-P2O5)。在前述实施方式的一种或多种情况中，“在所述无机材料层的顶部形成图案化的硬掩模，所述硬掩模具有开口，所述开口暴露出所述无机材料层的与结构位置相对应的部分”的步骤包括：在无机材料层顶部沉积镍；进行光刻以限定开口；以及进行湿法蚀刻，以暴露出所述无机材料层顶表面的与所述开口相对应的部分。
在前述实施方式的各种情况中，干法蚀刻选自：反应离子蚀刻(RIE)，以及感应耦合等离子体和反应离子蚀刻(ICP-RIE)。在前述实施方式的一种或多种情况中，无机材料层中的结构是阱，并且每个阱的侧壁相对于透明基片的顶表面基本垂直。
在前述实施方式的一种或多种情况中，由无机材料层中的每个结构暴露的透明基片的顶表面是基本平坦的。在前述实施方式的一些情况中，所述方法还包括：在将无机材料沉积在透明基片上之前，在透明基片的顶部形成电连接层，以在透明基片和电连接层两者上形成无机材料层。在一些这样的情况中，电连接层的一部分通过在无机材料层中的至少一个结构的底部进行干法蚀刻而暴露。
在前述实施方式的一些情况中，无机材料层中的结构是阱，每个阱具有大于3微米的深度和大于40微米的宽度。在前述实施方式的一种或多种情况中，透明基片和无机材料层的组合在高达600℃的温度下是机械稳定的。
本发明的各种实施方式涉及大面积玻璃阱板(well plate)及其制造方法。这样的方法产生具有平坦底部的精确图案化的阱的阵列，其适合通过微型器件的流体自组装来制造大面积显示器。阱板由玻璃基片和无机层组成，其中通过减成图案法在无机层中形成多个阱。因为选择了无机层以比玻璃基片更快地蚀刻，所以实现了平坦的阱。可以在制造中根据需要调节阱深度和侧壁角度度，以帮助制造和进行电接触。当要自组装的器件是微型发光二极管时，阱板可以设计为容纳顶部和/或底部电触点。驱动微型发光二极管可以通过无源矩阵或有源矩阵来完成。底部电触点可以在井形成之前或在井形成之后形成。在特定情况下，微型发光二极管是圆柱形的，其直径为数十微米，并且高度大于一(1)微米且小于十(10)微米。作为具体示例，微型发光二极管可以表现出约五十(50)微米的直径和约五(5)微米的高度。
转到图1a，示出了根据本发明的一个或多个实施方式的流体组装系统100，其能够相对于基片140的表面上的无机流体结构层190移动包括载液115和多个物体130的悬浮液110。尽管结合图1a-1b讨论的示例集中于流体沉积的物体，但是包括流体结构层的基片可以与其他组装方法[例如，拾放(pick-n-place)法或其他变化形式]结合使用。物体130可以包括电子元件、二极管、微型LED以及其他物体。在一些情况下，将材料沉积在基片140的顶部以形成流体结构层190的未图案化前体。然后，在未图案化材料上方形成硬掩模，暴露出对应于阱142的区域。然后，执行干法蚀刻，以将阱142蚀刻到未图案化的材料中直至基片140的顶表面。然后，去除硬掩模，留下流体结构层190。可以在基片140和流体结构层190中的一个或多个上形成电子电路之前或之后，进行基片140和无机流体结构层190的组合的涂覆、沉积或其他构建操作。在一些情况下，基片140和无机流体结构层190的组合可以是刚性的，而在其他情况下，该组合可以是柔性的。作为一个示例，这种方法允许制造大面积的流体组装板，该组装板可以容纳大量的微型发光二极管器件，每个器件被沉积到阱142中的相应一个阱中，以形成显示面板。这种方法可能有用的其他示例包括但不限于大面积照明和标牌以及射频识别标签。
在一些实施方式中，用于形成基片140的材料是玻璃，并且用于形成无机流体结构层190的材料是无机材料。选择玻璃和无机材料的组合，以使得在无机材料中比在玻璃中对打开阱142的干法蚀刻具有更高的敏感性(即一种材料以不同于另一种材料的速率蚀刻)，从而可以利用基片140的顶表面终止干法蚀刻过程。蚀刻敏感性的这种差异以及利用基片140终止蚀刻使得阱142具有由基片140的上表面限定的基本上平坦的底部。另外，使用由前述硬掩模引导的干法蚀刻过程使得阱142的侧壁基本垂直。进一步选择基片140的玻璃和无机流体结构层190的无机材料，使它们在暴露于大于六百摄氏度(600℃)的处理温度时是机械相容的。这样的处理温度适合于薄膜晶体管的制造、焊料回流和共晶焊工艺等。
在一些情况下，物体130可以是微型二极管，但在其他情况下，物体可以是其他电子设备或非电子设备。转到图1b，示出了基片140的表面的示例性俯视图199，其中阱阵列(示为圆圈)延伸到流体结构层190中。每个阱142具有直径192和深度194。应该注意的是，尽管阱142的横截面显示为圆形，但在不同的实施方式中可以采用其他形状。例如，可以利用本发明的不同实施方式支持其他形状，例如正方形、梯形或其他任意形状。此外，尽管通常将阱142显示为具有光滑的圆形外边缘，但是该外边缘可能呈现出一些粗糙度，部分原因在于用于硬掩模的材料的粒度，这与图1c所示硬掩模材料相似。在一特定实施方式中，硬掩模由镍(Ni)制成。
在一些实施方式中，基片140是玻璃基片，并且在无机流体结构层190中形成四十(40)微米或更大的直径192，其偏移量193为五百(500)微米或更小。深度194大于三(3)微米。应当注意，尽管在一些实施方式中，阱的底部由基片140的顶表面的一部分形成，其中在流体结构层190中形成贯穿孔，但在其他实施方式中，基片140和无机流体结构层190是相同材料形成的单一层，在该单一层中限定阱142，其仅部分地延伸进入该单一层中。
在一些情况下，无机流体结构层190的厚度基本上等于物体130的高度，其中利用前述蚀刻来形成延伸到基片140的顶表面的贯穿孔。在其他情况下，无机流体结构层190的厚度大于物体130的厚度，其中井142将完全形成在流体结构层190内。在其他情况下，流体结构层190的厚度小于物体的厚度。注意，可以将尺寸、形状、厚度和组成不同的各种物体组装到包括流体结构层的基片上。阱142的入口开口大于物体130的宽度，使得只有一个物体130沉积到任何给定的阱142中。应当注意，尽管实施方式讨论了将物体130沉积到井142中，但是根据本发明的不同实施方式可以沉积其他器件或对象。
沉积装置150将悬浮液110沉积在基片140的表面上，其中悬浮液110通过堤坝结构的侧面120保持在基片140的顶部上。在一些实施方式中，沉积装置150是泵，该泵可进入悬浮液的储存器110。悬浮液移动装置160搅动沉积在基片140上的悬浮液110，使得物体130相对于基片140的表面移动。当物体130相对于基片140的表面移动时，它们会沉积到阱142中。在一些实施方式中，悬浮液移动装置160是在三个维度上移动的刷子。基于本文提供的公开内容，本领域普通技术人员将认识到可以用于执行悬浮液运动装置160的功能的多种装置，包括但不限于泵。
捕获装置170包括入口，该入口延伸到悬浮液110中，并且能够回收悬浮液110的一部分，该悬浮液110包括一部分载液115和未沉积的物体130，并使回收的材料返回以重新使用。在一些实施方式中，捕获装置170是泵。在一些情况下，基片140和无机流体结构层190的组合是使用以下参照图2-5讨论的一种或多种过程形成的。
基片140和无机流体结构层190的组合不仅可以表现出物理特征，例如流体组装系统100中所示的阱142、流体通道或其他物理表面结构，而且可以表现出机械特性，例如以上讨论的刚性或柔性，而且也可加以选择或形成，从而具有特定光学性质。例如，就光学性质而言，基片140和无机流体结构层190的组合可以保持基本透明，具有不透明的区域以阻挡或隔离光，具有特定的光吸收区域，或具有受控的光学散射区域。基片140和无机流体结构层190的组合的图案化可仅在如流体组装系统100中所示的顶表面上发生，或在顶表面和底表面上都发生。可以使用适当的光掩模来控制物理特征的二维形状，并且物理结构的竖直侧壁角度虽然在图1中显示为完全竖直，但该侧壁可以是成角度的或具有其他形状。
转到图2a-2b，示出了根据本发明的一些实施方式的流体组装基片的一部分的俯视图200和相应的侧视图250，其包括阱结构240。如图所示，阱结构240延伸到无机结构层210中并到达基片220的顶表面225。阱结构240具有宽度230和深度270。阱结构240的侧壁245表现出从顶表面225测量的侧壁角度260。侧壁245从顶表面225基本垂直地延伸。如本文所使用的，短语“基本垂直”在其最广义上用于表示在八十(80)度与一百(110)度之间的侧壁角度260的任何值。此外，顶表面225是基本平坦的。如本文所用，短语“基本平坦的”在其最广义上是指具有小于200μm的TIR(总指示器读数或总指示器偏差)的任何表面。
在一些实施方式中，用于形成基片220的材料是玻璃，并且用于形成无机结构层210的材料是无机材料。选择玻璃和无机材料的组合，以使得在无机材料中比在玻璃中对打开阱240的干法蚀刻具有高得多的敏感性(即一种材料以不同于另一种材料的速率蚀刻)，从而可以利用基片220的顶表面225终止干法蚀刻过程。蚀刻敏感性的这种差异以及利用基片220终止蚀刻使得阱240具有由基片220的顶表面225限定的基本平坦的底部。如下面结合图3更全面地讨论的，由设置在无机结构层210上的硬掩模引导的干法蚀刻过程导致阱240的侧壁245与顶表面225具有基本垂直的角度。进一步选择基片220的玻璃和无机结构层210的无机材料，使它们在暴露于大于六百摄氏度(600℃)的处理温度时是机械相容的。这样的处理温度尤其适用于薄膜晶体管制造、焊料回流和共晶焊工艺。在一个特定的实施方式中，无机材料是二氧化硅。
转到图2c，来自扫描电子显微镜的图像280示出了根据本发明的一些实施方式可实现的阱240的基本垂直的侧壁245。如图所示，侧壁245的角度260是从阱240的顶表面225测量的99.2度。应当注意，侧壁245的这种垂直性是使用本文公开的技术可实现的许多示例中的一个。
转到图3，流程图300描绘了根据本发明的各种实施方式的用于在流体组装基片中形成阱结构的方法。按照流程图300，形成透明基片(方框305)。透明基片可以是但不限于使用本领域已知的方法形成的康宁Eagle
Figure BDA0002298717750000081
薄玻璃基片。在特定情况下，康宁Eagle
Figure BDA0002298717750000082
薄玻璃基片的厚度为七百(700)微米。基于本文提供的公开内容，本领域普通技术人员将认识到可以结合本发明的不同实施方式使用的其他透明基片和厚度。
然后将无机材料沉积在透明基片上，以在透明基片上产生无机层(方框310)。在一些实施方式中，无机材料是二氧化硅，并且无机层是五(5)微米厚。在特定情况下，无机层是通过采用以下加工条件的等离子体增强化学气相沉积(PECVD)形成的：650W，13.56MHz射频，9托压力，210密耳间隙，1250sccm(标准立方厘米/分钟)He通过38C TEOS起泡器，600sccm O2和390℃沉积温度，使用应用材料公司(Applied Materials)的P5000。基于本文提供的公开内容，本领域普通技术人员将认识到可以结合本发明的不同实施方式使用的其他无机材料、厚度和形成工艺。
在无机层上形成硬掩模(方框315)。硬掩模包括开口，所述开口在无机层中将要形成阱的位置处暴露无机层。在一些实施方式中，硬掩模是两千(2000)埃厚的镍(Ni)层，其利用电子束蒸发法沉积在无机层上。基于本文提供的公开，本领域普通技术人员将认识到，根据本发明的一个或多个实施方式可以使用的其他硬掩模材料、厚度和形成工艺。
对硬掩模进行图案化并蚀刻以限定阱位置(方框320)。在某些情况下，光刻用于限定硬掩模中的开口位置。一旦完成光刻，就对硬掩模进行湿法蚀刻以在硬掩模中开孔，用于在无机层中将要形成阱的位置处暴露无机层。在硬掩模由镍(Ni)形成的一种特定情况下，通过将硬掩模层暴露于硝酸、乙酸和硫酸的混合物中来执行湿法蚀刻。前述混合物在六十(60)摄氏度下产生每秒五百(500)埃的蚀刻速率。
使用硬掩模作为引导物并且使用透明基片作为蚀刻终止物，执行干法蚀刻过程，以在无机层中产生阱(方框325)。透明基片充当良好的蚀刻终止物，在该蚀刻终止物处，与无机层相比，透明基片对干法蚀刻过程的敏感性显著更低。由于透明基片比无机层对干法蚀刻过程的敏感性显著更低，所以形成的阱的深度基本上等于无机层的厚度，并且阱的底部基本上是平坦的。在某些情况下，干法蚀刻工艺是各向异性的干法蚀刻工艺，例如反应性离子蚀刻(RIE)或电感耦合等离子体和反应性离子蚀刻(ICP-RIE)，其去除TEOS层而不会产生对微型组件的流体组装不利的明显钻蚀(undercutting)。在某些情况下，可使用C4F8和O2在无机层中进行阱的干法刻蚀，其中无机层为TEOS。在这种情况下，TEOS的蚀刻速率以及TEOS对Ni的蚀刻选择性分别约为3150A/min(埃/分钟)和35:1。
在形成阱之后，将硬掩模从无机层剥离(方框330)。可以使用与在硬掩模层中限定开口相同的湿法蚀刻过程来完成该剥离。基于本文提供的公开内容，本领域的普通技术人员将认识到可以结合本发明的不同实施例使用的各种剥离工艺。所得的包括设置在透明基片上的阱的无机层形成流体组装基片。
转到图4a-4b，示出了根据本发明的一些实施方式的包括阱结构440的流体组装基片的一部分的俯视图400和相应的侧视图450。如图所示，阱结构440延伸到无机结构层410中并到达基片420的顶表面425。阱结构440具有宽度430和深度470。阱结构440的侧壁445具有从顶表面425测量的侧壁角度460。侧壁445从顶表面425基本垂直地延伸。此外，顶表面425基本上是平坦的。电连接层444在阱440的边缘周围的顶表面425上布图。如图4b所示，电连接层444在无机结构层410下方部分延伸，一部分暴露在阱440的底部。
在一些实施方式中，用于形成基片420的材料是玻璃，并且用于形成无机结构层410的材料是无机材料。选择玻璃和无机材料的组合，以使得在无机材料中比在玻璃中对打开阱440的干法蚀刻具有高得多的敏感性(即一种材料以不同于另一种材料的速率蚀刻)，从而利用基片420的顶表面425终止干法刻蚀过程。蚀刻敏感性的这种差异以及利用基片420终止蚀刻使得阱440具有由基片420的顶表面425限定的基本平坦的底部。如下面结合图5更充分地讨论的，由设置在无机结构层410上的硬掩模引导的干法蚀刻过程导致阱440的侧壁445相对于顶表面425的侧壁角度460具有基本垂直的角。进一步选择基片420的玻璃和无机结构层410的无机材料，使它们在暴露于大于六百摄氏度(600℃)的处理温度时是机械相容的。这样的处理温度尤其适合于薄膜晶体管的制造、焊料回流和共晶焊工艺。在一个特定的实施方案中，无机材料是二氧化硅。
转到图5，流程图500描绘了根据本发明的各个实施方式的用于在流体组装基片中形成阱结构的方法。按照流程图500，形成透明基片(方框505)。透明基片可以是但不限于使用本领域已知的方法形成的康宁Eagle
Figure BDA0002298717750000101
薄玻璃基片。在特定情况下，康宁Eagle
Figure BDA0002298717750000102
薄玻璃基片的厚度为七百(700)微米。基于本文提供的公开内容，本领域普通技术人员将认识到可以结合本发明的不同实施方式使用的其他透明基片和厚度。
在透明基片的顶部形成电连接层(方框510)。可以使用本领域中已知的用于形成电触点的任何工艺来完成电连接层的形成。一旦完成，电触点将在透明基片上形成的阱的底部提供连接性。基于本文提供的公开内容，本领域的普通技术人员将认识到可以结合本发明的不同实施方式用于形成电连接层的各种工艺和材料。
然后，将无机材料沉积在透明基片和图案化的电连接层上，以在透明基片上方产生无机层(方框515)。在一些实施方式中，无机材料是二氧化硅，并且无机层是五(5)微米厚。在特定情况下，在应用材料公司的P5000上，使用原硅酸四乙酯(TEOS)通过PECVD沉积形成无机层。基于本文提供的公开内容，本领域普通技术人员将认识到可以结合本发明的不同实施方案使用的其他无机材料、厚度和形成工艺。
在无机层上方形成硬掩模(方框520)。硬掩模包括开口，所述开口在无机层中将要形成阱的位置处暴露无机层。在一些实施方式中，硬掩模是两千(2000)埃厚的镍(Ni)层，其利用电子束蒸发法沉积在无机层上。基于本文提供的公开内容，本领域普通技术人员将认识到根据本发明的一个或多个实施方式可以使用的其他硬掩模材料、厚度和形成工艺。
对硬掩模进行图案化并蚀刻以限定阱位置(方框525)。在某些情况下，光刻用于限定硬掩模中的开口位置。一旦完成光刻，就对硬掩模进行湿法蚀刻，以在硬掩模中开孔，用于在无机层中将要形成阱的位置处暴露无机层。在硬掩模由镍(Ni)形成的一种特定情况下，通过将硬掩模层暴露于硝酸、乙酸和硫酸的混合物中来执行湿法蚀刻。前述混合物在六十(60)摄氏度下产生每秒五百(500)埃的蚀刻速率。
使用硬掩模作为引导物并且使用透明基片作为蚀刻终止物，执行干法蚀刻过程，以在无机层中产生阱(方框530)。透明基片充当良好的蚀刻终止物，在该蚀刻终止物处，与无机层相比，透明基片对干法蚀刻过程的敏感性显著更低。类似地，对于将要在用干法蚀刻形成的阱的底部暴露的图案化电连接层，选择其使用的材料，以使其比无机层的材料对干法蚀刻的敏感性更低。由于透明基片和电连接层都比无机层对干法蚀刻过程的敏感度显著更低，所以形成的阱深度基本上等于无机层的厚度，并且除了在透明基片的表面上形成的电连接层所带来的台阶外，阱的底部基本上是平坦的。在某些情况下，干法蚀刻工艺是各向异性的干法蚀刻工艺，例如反应性离子蚀刻(RIE)或电感耦合等离子体和反应性离子蚀刻(ICP-RIE)，其去除TEOS层而不会产生对微型组件的流体组装不利的明显钻蚀。在某些情况下，可使用C4F8和O2在无机层中进行阱的干法刻蚀，其中无机层为TEOS。在这种情况下，TEOS的蚀刻速率以及TEOS对Ni的蚀刻选择性分别约为5150A/min(安培/分钟)和55:1。
在形成阱之后，将硬掩模从无机层剥离(方框535)。可以采用与在硬掩模层中限定开口相同的湿法蚀刻过程来完成该剥离。基于本文提供的公开内容，本领域的普通技术人员将认识到可以结合本发明的不同实施方式使用的各种剥离工艺。所得到的无机层形成流体组装基片，所述无机层包括阱，所述阱具有部分暴露的电连接层，该部分暴露的电连接层暴露在设置于透明基片上方的阱中。
总之，本发明提供了用于在基片上形成结构的新颖的系统、设备、方法和布置。尽管上面已经给出了本发明的一个或多个实施方式的详细描述，但是在不脱离本发明的精神的情况下，各种替代方式、修改方式和等同方式对本领域技术人员将是显而易见的。另外，具有这些图案化特征的基片可用于各种器件组装方法中，包括流体组装、拾放组装或其他方法。因此，以上描述不应视为限制本发明的范围，本发明的范围由所附权利要求限定。

Claims (20)

1.一种流体组装基片，该流体组装基片包括：
透明基片；以及
设置在透明基片上的无机流体结构层，
其中无机流体结构层由无机材料形成，并且其中无机流体结构层包括多个结构，每个结构暴露透明基片的顶表面的一部分。
2.根据权利要求1所述的流体组装结构，其中，所述透明基片由第一类型的玻璃制成，并且其中所述无机材料是第二类型的玻璃，所述第二类型的玻璃对蚀刻表现出与所述第一类型的玻璃不同的敏感性。
3.根据权利要求1所述的流体组装基片，其中，所述多个结构是阱，并且其中每个阱的侧壁相对于所述透明基片的顶表面基本垂直。
4.根据权利要求3所述的流体组装基片，其中，每个阱的侧壁具有从所述透明基片的顶表面测量的大于91度且小于105度的角度。
5.根据权利要求3所述的流体组装基片，其中，每个阱的侧壁具有从所述透明基片的顶表面测量的大于80度且小于90度的角度。
6.根据权利要求1所述的流体组装基片，其中，所述透明基片的被所述多个结构中的每一个结构暴露的顶表面是基本平坦的。
7.根据权利要求1所述的流体组装基片，其中，电连接层设置在所述透明基片与所述无机流体结构层之间，并且所述电连接层的一部分在所述多个结构中的至少一个结构的底部处暴露。
8.根据权利要求1所述的流体组装基片，其中，所述多个结构是阱，每个阱具有大于3微米的深度和大于40微米的宽度。
9.根据权利要求1所述的流体组装基片，其中，所述透明基片和所述无机材料的组合在高达600℃的温度下是机械稳定的。
10.一种用于制造流体组装基片的方法，该方法包括：
提供透明基片；
在透明基片上沉积无机材料以形成无机材料层；
在所述无机材料层的顶部形成具有开口以暴露出所述无机材料层的与结构位置相对应的部分的图案化硬掩模；以及
进行由所述图案化硬掩模引导的干法蚀刻，以在无机材料层中打开延伸至透明基片顶表面的结构。
11.根据权利要求10所述的方法，其中，所述透明基片由第一类型的玻璃制成，并且其中所述无机材料是第二类型的玻璃，所述第二类型的玻璃表现出与所述第一类型的玻璃不同的蚀刻敏感性。
12.根据权利要求11所述的方法，其中在透明基片上沉积无机材料的步骤包括在所述透明基片上进行原硅酸四乙酯的等离子体增强化学气相沉积。
13.根据权利要求10所述的方法，其中，在所述无机材料层的顶部形成具有开口以暴露出所述无机材料层的与结构位置相对应的部分的图案化硬掩模的步骤包括：
在所述无机材料层的顶部沉积镍；
进行光刻以限定开口；以及
进行湿法蚀刻，以暴露出所述无机材料层顶表面的与所述开口相对应的部分。
14.根据权利要求10所述的方法，其中，所述干法刻蚀选自：反应性离子刻蚀(RIE)，以及感应耦合等离子体和反应性离子刻蚀(ICP-RIE)。
15.根据权利要求10所述的方法，其中，所述无机材料层中的结构是阱，并且其中每个阱的侧壁相对于所述透明基片的顶表面基本上垂直。
16.根据权利要求10所述的方法，其中，由所述无机材料层中的每个结构暴露的所述透明基片的顶表面是基本上平坦的。
17.根据权利要求10所述的方法，所述方法还包括：
在将无机材料沉积在透明基片上之前，在透明基片的顶部形成电连接层，以在透明基片和电连接层两者上形成无机材料层。
18.根据权利要求17所述的方法，其中，通过干法蚀刻在所述无机材料层中的至少一个结构的底部暴露所述电连接层的一部分。
19.根据权利要求10所述的方法，其中，所述无机材料层中的结构是阱，每个阱具有大于3微米的深度和大于40微米的宽度。
20.根据权利要求10所述的方法，其中，所述透明基片和所述无机材料层的组合在高达600℃的温度下是机械稳定的。
CN201880036588.2A 2017-06-02 2018-05-31 流体组装基片和制备方法 Pending CN110741470A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762514196P 2017-06-02 2017-06-02
US62/514,196 2017-06-02
PCT/US2018/035495 WO2018222938A1 (en) 2017-06-02 2018-05-31 Fluidic assembly substrates and methods for making such

Publications (1)

Publication Number Publication Date
CN110741470A true CN110741470A (zh) 2020-01-31

Family

ID=64456116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880036588.2A Pending CN110741470A (zh) 2017-06-02 2018-05-31 流体组装基片和制备方法

Country Status (6)

Country Link
US (1) US11257728B2 (zh)
JP (1) JP2020527850A (zh)
KR (1) KR20200004442A (zh)
CN (1) CN110741470A (zh)
TW (1) TW201906081A (zh)
WO (1) WO2018222938A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4012755A1 (en) * 2020-12-11 2022-06-15 Samsung Electronics Co., Ltd. Micro-semiconductor chip wetting align apparatus
WO2023277310A1 (ko) * 2021-06-30 2023-01-05 삼성전자주식회사 무기 발광 소자, 디스플레이 모듈 및 그 제조 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020071006A1 (en) * 2000-06-26 2002-06-13 Chien-Hau Chen Direct imaging polymer fluid jet orifice
US20040056268A1 (en) * 2002-09-25 2004-03-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN101043059A (zh) * 2006-03-24 2007-09-26 中国科学院半导体研究所 采用衬底表面粗化技术的倒装结构发光二极管制作方法
US20080190886A1 (en) * 2007-02-08 2008-08-14 Soo Young Choi Differential etch rate control of layers deposited by chemical vapor deposition
US20100166955A1 (en) * 2008-11-01 2010-07-01 Cambridge Nanotech Inc. System and method for thin film deposition
US20100264408A1 (en) * 2007-11-20 2010-10-21 Cambridge Display Technology Ltd. Organic Thin Film Transistors, Active Matrix Organic Optical Devices and Methods of Making the Same
CN102945832A (zh) * 2012-11-20 2013-02-27 上海宏力半导体制造有限公司 闪存器件的形成方法
US20150049498A1 (en) * 2013-08-15 2015-02-19 Maxim Integrated Products, Inc. Glass based multichip package
US20150137384A1 (en) * 2013-11-19 2015-05-21 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US20150364651A1 (en) * 2014-06-12 2015-12-17 Toshiba Corporation Flip-Chip Light Emitting Diode Assembly With Relief Channel
US20160380158A1 (en) * 2015-06-24 2016-12-29 Sharp Laboratories Of America, Inc. Light emitting device and fluidic manufacture thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
US7572385B2 (en) * 2003-11-17 2009-08-11 Micron Technology, Inc. Method of forming micro-lenses
JP5057981B2 (ja) * 2005-09-05 2012-10-24 シャープ株式会社 半導体装置及びその製造方法並びに表示装置
KR100763894B1 (ko) 2006-03-21 2007-10-05 삼성에스디아이 주식회사 Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법
US9196603B2 (en) 2011-05-10 2015-11-24 Imec Method for fluid guided self-assembly of microcomponents
JP5292456B2 (ja) * 2011-12-28 2013-09-18 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子およびその製造方法
US9917226B1 (en) * 2016-09-15 2018-03-13 Sharp Kabushiki Kaisha Substrate features for enhanced fluidic assembly of electronic devices
US9892944B2 (en) * 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020071006A1 (en) * 2000-06-26 2002-06-13 Chien-Hau Chen Direct imaging polymer fluid jet orifice
US20040056268A1 (en) * 2002-09-25 2004-03-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN101043059A (zh) * 2006-03-24 2007-09-26 中国科学院半导体研究所 采用衬底表面粗化技术的倒装结构发光二极管制作方法
US20080190886A1 (en) * 2007-02-08 2008-08-14 Soo Young Choi Differential etch rate control of layers deposited by chemical vapor deposition
US20100264408A1 (en) * 2007-11-20 2010-10-21 Cambridge Display Technology Ltd. Organic Thin Film Transistors, Active Matrix Organic Optical Devices and Methods of Making the Same
US20100166955A1 (en) * 2008-11-01 2010-07-01 Cambridge Nanotech Inc. System and method for thin film deposition
CN102945832A (zh) * 2012-11-20 2013-02-27 上海宏力半导体制造有限公司 闪存器件的形成方法
US20150049498A1 (en) * 2013-08-15 2015-02-19 Maxim Integrated Products, Inc. Glass based multichip package
US20150137384A1 (en) * 2013-11-19 2015-05-21 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US20150364651A1 (en) * 2014-06-12 2015-12-17 Toshiba Corporation Flip-Chip Light Emitting Diode Assembly With Relief Channel
US20160380158A1 (en) * 2015-06-24 2016-12-29 Sharp Laboratories Of America, Inc. Light emitting device and fluidic manufacture thereof

Also Published As

Publication number Publication date
US20200194323A1 (en) 2020-06-18
JP2020527850A (ja) 2020-09-10
TW201906081A (zh) 2019-02-01
WO2018222938A1 (en) 2018-12-06
KR20200004442A (ko) 2020-01-13
US11257728B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
KR100759616B1 (ko) 패턴 형성 방법 및 반도체 장치의 제조 방법
WO2009154173A1 (ja) 多段型基板の製造方法
US6458494B2 (en) Etching method
US10513431B2 (en) Multiple silicon trenches forming method for MEMS sealing cap wafer and etching mask structure thereof
US9673353B2 (en) Epitaxial structure and epitaxial growth method for forming epitaxial layer with cavities
CN101136318A (zh) 用于制造半导体集成电路器件的方法
JP5916105B2 (ja) 半導体装置の製造方法
CN110741470A (zh) 流体组装基片和制备方法
CN110739212A (zh) 硬掩膜的制备方法及半导体器件的制造方法
US9240389B2 (en) Method for producing at least one pad assembly on a support for the self-assembly of an integrated circuit chip on the support by the formation of a fluorinated material surrounding the pad and exposure of the pad and the fluorinated material to an ultraviolet treatment in the presence of ozone
KR20070047015A (ko) 반도체 소자의 딥 트렌치 형성 방법
JP2006509229A (ja) ディスプレイの製造方法
US8293124B2 (en) Method of multi-stage substrate etching and terahertz oscillator manufactured using the same method
US9377582B2 (en) Substrate, related device, and related manufacturing method
US9741567B2 (en) Method of forming multiple patterning spacer structures
US20220128768A1 (en) Optical device package and method for manufacturing the same
TWI723078B (zh) 半導體裝置及其製造方法
CN108091553B (zh) 掩模图形的形成方法
US20170213802A1 (en) Semiconductor structure and manufacturing method thereof
KR100609805B1 (ko) 마이크로 렌즈의 제조 방법, 고체 촬상 소자의 제조 방법및 고체 촬상 소자
US10816896B2 (en) Method for manufacturing imprinting template substrate, imprinting template substrate, imprinting template, and method for manufacturing semiconductor apparatus
CN110520392B (zh) 制造由玻璃支承件支承的金属薄膜的方法
US11262506B1 (en) Recessed portion in a substrate and method of forming the same
JPH0537007A (ja) 光半導体装置の製造方法
KR101386004B1 (ko) 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200131