JPH0637065A - 基板中に多段構造を作製する方法 - Google Patents
基板中に多段構造を作製する方法Info
- Publication number
- JPH0637065A JPH0637065A JP5099653A JP9965393A JPH0637065A JP H0637065 A JPH0637065 A JP H0637065A JP 5099653 A JP5099653 A JP 5099653A JP 9965393 A JP9965393 A JP 9965393A JP H0637065 A JPH0637065 A JP H0637065A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- photoresist layer
- hole
- photoresist
- steps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 82
- 238000005530 etching Methods 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 150000002222 fluorine compounds Chemical class 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011368 organic material Substances 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims 1
- 229920000620 organic polymer Polymers 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000013543 active substance Substances 0.000 description 1
- 230000001464 adherent effect Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000006884 silylation reaction Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 基板中に２段あるいは３段構造を作製するた
めの方法を提供すること。 【構成】 ２重あるいは多重レジスト層を用い、異方性
エッチング処理と組み合わせることにより基板中に２段
あるいは３段構造が作製される。 【効果】 本発明により、比較的低コストでより高い集
積密度が得られ、例えば薄膜パッケージング製品に関し
ては、非常に有益である。
めの方法を提供すること。 【構成】 ２重あるいは多重レジスト層を用い、異方性
エッチング処理と組み合わせることにより基板中に２段
あるいは３段構造が作製される。 【効果】 本発明により、比較的低コストでより高い集
積密度が得られ、例えば薄膜パッケージング製品に関し
ては、非常に有益である。
Description
【０００１】
【産業上の利用分野】本発明は、基板中に多段構造を作
製するための方法に関するものである。
製するための方法に関するものである。
【０００２】
【従来の技術】多く技術分野において、基板中に段構造
を作製することが必要とされている。一般に、一段の構
造については、例えば機械的、物理的、あるいは化学的
処理を用いて基板を除去することによって作製される。
多数の段及び高精度に対する要求ついては、基板上の段
の位置を規定するために光学的プロセスがしばしば用い
られる。そのようなプロセスでは、光学活性な物質が基
板上に積層され、マスクを通して露光され、そして現像
される。それによって、基板の除去される領域が不活性
化されるか、あるいは、除去処理中に基板を覆っている
マスクを通して基板が除去される。
を作製することが必要とされている。一般に、一段の構
造については、例えば機械的、物理的、あるいは化学的
処理を用いて基板を除去することによって作製される。
多数の段及び高精度に対する要求ついては、基板上の段
の位置を規定するために光学的プロセスがしばしば用い
られる。そのようなプロセスでは、光学活性な物質が基
板上に積層され、マスクを通して露光され、そして現像
される。それによって、基板の除去される領域が不活性
化されるか、あるいは、除去処理中に基板を覆っている
マスクを通して基板が除去される。
【０００３】多段構造の作製については、逐次的な方法
が通常採られる。最初に、一段構造が形成され、その中
にさらに段が作製される。しかしながら、この方法は、
基板中の最初の段に含まれる不正確さが次以降の段で繰
り返されないように最初の段を均一な深さにする必要が
ある。その他にも、この方法では２番目のフォトマスク
を置くのが難しく、２番目の段を基板中に形成するとき
に、不正確になってしまうことがある。従って、この方
法は、精度がそれほど厳密に要求されない、特別な寸法
の段の形成にのみ適している。
が通常採られる。最初に、一段構造が形成され、その中
にさらに段が作製される。しかしながら、この方法は、
基板中の最初の段に含まれる不正確さが次以降の段で繰
り返されないように最初の段を均一な深さにする必要が
ある。その他にも、この方法では２番目のフォトマスク
を置くのが難しく、２番目の段を基板中に形成するとき
に、不正確になってしまうことがある。従って、この方
法は、精度がそれほど厳密に要求されない、特別な寸法
の段の形成にのみ適している。
【０００４】このような段構造は、コンピュータの部品
にしばしば用いられる。例えば、半導体チップの配線板
や、多層セラミック基板上の薄膜配線等である。
にしばしば用いられる。例えば、半導体チップの配線板
や、多層セラミック基板上の薄膜配線等である。
【０００５】この類の部品は、ますます極小化されつつ
あり、しかもより一層精度を要求されているため、先に
述べた方法はその限界に達しており、従ってこのような
構造を作製するための新しい発想が必要とされている。
あり、しかもより一層精度を要求されているため、先に
述べた方法はその限界に達しており、従ってこのような
構造を作製するための新しい発想が必要とされている。
【０００６】IBM Technical Disclosure Bulletin, Vo
l. 33, No. 2,p. 447に掲載の「Dual-Image Resist for
Single-Exposure Self-Aligned Processing（単一露光
自己配向処理のための二重像レジスト）」では、最初の
湿式現像フォトレジストと次の乾式現像フォトレジスト
からなり、異なる波長で照射されるフォトレジスト・シ
ステムが記載されている。このようなシステムを利用し
て、先ず最初に第１の波長で露光して現像し、第１の穴
が形成された後に第２の波長での露光、現像、及び処理
を行うことによって基板から階段状構造を作製できる可
能性がある。しかしながら異なる波長に感応するフォト
レジストは高価であり、従って作製される段の数を任意
に増やせないことから、この方法には限界がある。ま
た、得られる精度が、第２のフォトレジストが第１の波
長に対してどれだけ感度があるかに依存することはいう
までもない。
l. 33, No. 2,p. 447に掲載の「Dual-Image Resist for
Single-Exposure Self-Aligned Processing（単一露光
自己配向処理のための二重像レジスト）」では、最初の
湿式現像フォトレジストと次の乾式現像フォトレジスト
からなり、異なる波長で照射されるフォトレジスト・シ
ステムが記載されている。このようなシステムを利用し
て、先ず最初に第１の波長で露光して現像し、第１の穴
が形成された後に第２の波長での露光、現像、及び処理
を行うことによって基板から階段状構造を作製できる可
能性がある。しかしながら異なる波長に感応するフォト
レジストは高価であり、従って作製される段の数を任意
に増やせないことから、この方法には限界がある。ま
た、得られる精度が、第２のフォトレジストが第１の波
長に対してどれだけ感度があるかに依存することはいう
までもない。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的
は、非常に精度良く基板中に精巧な多段構造を作製する
ことができる安価な方法を提供することである。
は、非常に精度良く基板中に精巧な多段構造を作製する
ことができる安価な方法を提供することである。
【０００８】
【課題を解決するための手段】この目的は、以下の工程
から構成される本発明によって実現される。
から構成される本発明によって実現される。
【０００９】ａ） 基板（１）を作製する。
【００１０】ｂ） 第１のフォトレジスト層（２）を基
板（１）上に積層する。
板（１）上に積層する。
【００１１】ｃ） 第１のマスク（３）を通して露光さ
せ、現像し、そして第１のフォトレジスト層（２）を後
加熱することによって第１のフォトレジスト層（２）内
に第１の穴（４）を形成する。
せ、現像し、そして第１のフォトレジスト層（２）を後
加熱することによって第１のフォトレジスト層（２）内
に第１の穴（４）を形成する。
【００１２】ｄ） 第１の穴（４）の領域内の基板
（１）上及び第１のフォトレジスト（２）上に第２のフ
ォトレジスト層（５）を積層する。
（１）上及び第１のフォトレジスト（２）上に第２のフ
ォトレジスト層（５）を積層する。
【００１３】ｅ） 第２のマスク（６）を通して露光さ
せ、現像し、後加熱することによって第２のフォトレジ
スト層（５）内に第２の穴（７）を形成する。ここで、
第２の穴（７）は、第１の穴（４）の上を覆いかつそれ
よりも大きい。
せ、現像し、後加熱することによって第２のフォトレジ
スト層（５）内に第２の穴（７）を形成する。ここで、
第２の穴（７）は、第１の穴（４）の上を覆いかつそれ
よりも大きい。
【００１４】ｆ） 第１の穴（４）を基板（１）に転写
する。
する。
【００１５】ｇ） 第１のフォトレジスト層（２）を、
第２のフォトレジスト層（５）に覆われていない部分だ
け除去し、かつ同時に一番上のフォトレジスト層（５）
を除去する。
第２のフォトレジスト層（５）に覆われていない部分だ
け除去し、かつ同時に一番上のフォトレジスト層（５）
を除去する。
【００１６】ｈ） 第２の穴（７）を基板（１）に転写
し、かつ同時に基板（１）中の第１の穴（４）を深くす
る。
し、かつ同時に基板（１）中の第１の穴（４）を深くす
る。
【００１７】ｉ） 第１のフォトレジスト層（２）を除
去する。
去する。
【００１８】この方法によって、基板中に精巧な垂直な
段を作製する際に必然的に生じる形状特性上の問題が解
決され、滑らかな基板表面に対して薄膜層を適用するこ
とができる。その後基板は逐次的に処理される。
段を作製する際に必然的に生じる形状特性上の問題が解
決され、滑らかな基板表面に対して薄膜層を適用するこ
とができる。その後基板は逐次的に処理される。
【００１９】本発明の他の長所は、工程ｆ）とｇ）、及
びｈ）とｉ）が同時に行われる点である。従って変形さ
れた方法は、さらに数工程を必要とする。
びｈ）とｉ）が同時に行われる点である。従って変形さ
れた方法は、さらに数工程を必要とする。
【００２０】工程ｅ）が完了した後に、以下の工程が少
なくとも１回行われることは本発明の範囲に含まれる。
なくとも１回行われることは本発明の範囲に含まれる。
【００２１】ｄ′） 第３のフォトレジスト層（８）
を、第１の穴（４）の領域内の基板（１）上及び現に在
るフォトレジスト層（２、５）の上に積層する。
を、第１の穴（４）の領域内の基板（１）上及び現に在
るフォトレジスト層（２、５）の上に積層する。
【００２２】ｅ′） マスク（９）を通して露光し、現
像し、後加熱することによって第３のフォトレジスト層
（８）内に第３の穴（１０）を形成する。ここで、第３
の穴（１０）は、第２のフォトレジスト層（５）内の第
２の穴（７）の上を覆いかつそれよりも大きい。
像し、後加熱することによって第３のフォトレジスト層
（８）内に第３の穴（１０）を形成する。ここで、第３
の穴（１０）は、第２のフォトレジスト層（５）内の第
２の穴（７）の上を覆いかつそれよりも大きい。
【００２３】そして、工程ｈ）が完了した後に、以下の
工程が少なくとも１回行われる。
工程が少なくとも１回行われる。
【００２４】ｇ′） 第１のフォトレジスト層（２）
を、第２のフォトレジスト層（５）に覆われていない部
分だけ除去し、かつ同時に一番上のフォトレジスト層
（５）を除去する。
を、第２のフォトレジスト層（５）に覆われていない部
分だけ除去し、かつ同時に一番上のフォトレジスト層
（５）を除去する。
【００２５】ｈ′） 第３の穴（１０）を基板（１）に
転写し、かつ同時に、基板中に現に在る穴（４、７）を
深くする。
転写し、かつ同時に、基板中に現に在る穴（４、７）を
深くする。
【００２６】このようにして、任意の数の段を基板中に
形成することができる。
形成することができる。
【００２７】本発明を、例えば、コンピュータ部品のた
めの導電体を作製するために利用する場合は、第１の穴
（４）については基板（１）を突き抜けるのが望まし
い。
めの導電体を作製するために利用する場合は、第１の穴
（４）については基板（１）を突き抜けるのが望まし
い。
【００２８】本発明の詳細は、以下に図を参照しながら
記述されている。本発明は、基板中に多段構造を作製す
ることを必要とするいかなる技術的用途にも利用するこ
とが可能であるが、ここでは例としてコンピュータ部品
の作製に関して記述することにする。
記述されている。本発明は、基板中に多段構造を作製す
ることを必要とするいかなる技術的用途にも利用するこ
とが可能であるが、ここでは例としてコンピュータ部品
の作製に関して記述することにする。
【００２９】
【実施例】図１及び図２は、本発明による方法で基板１
中に形成された段構造を示している。基板１は、第１の
穴４とそれに続く第２の穴７を含み、第２の穴７は第１
の穴４よりも広くなっている。第２の穴７に隣接して、
溝１１が第２の穴７の形成と同時に基板１中に形成され
る。第１及び第２の穴４、７は、基板１の中で実質的に
同じ深さであるように示されているが、本発明による方
法は、残渣や草状構造を生じることなく、基板中のそれ
ぞれの穴の深さと形状を任意に選択して、非連続的な穴
を形成するのにも適している。
中に形成された段構造を示している。基板１は、第１の
穴４とそれに続く第２の穴７を含み、第２の穴７は第１
の穴４よりも広くなっている。第２の穴７に隣接して、
溝１１が第２の穴７の形成と同時に基板１中に形成され
る。第１及び第２の穴４、７は、基板１の中で実質的に
同じ深さであるように示されているが、本発明による方
法は、残渣や草状構造を生じることなく、基板中のそれ
ぞれの穴の深さと形状を任意に選択して、非連続的な穴
を形成するのにも適している。
【００３０】コンピュータ部品を作製するために、この
ような多段構造が、半導体チップの配線板及び多層セラ
ミック基板の薄膜配線の内部に形成される。図１及び図
２では、例えば、誘電体基板１がそのような用途に使用
される。この基板には溝１１が形成され、その中を導電
性物質で充填すれば、そこが導電体となる。この導電体
は、導電性物質で充填された第１及び第２の穴４、７を
電気伝導経路として、下層の導電体と接続されなければ
ならない。
ような多段構造が、半導体チップの配線板及び多層セラ
ミック基板の薄膜配線の内部に形成される。図１及び図
２では、例えば、誘電体基板１がそのような用途に使用
される。この基板には溝１１が形成され、その中を導電
性物質で充填すれば、そこが導電体となる。この導電体
は、導電性物質で充填された第１及び第２の穴４、７を
電気伝導経路として、下層の導電体と接続されなければ
ならない。
【００３１】図３から図１１及び図１２から図２４に
は、このような構造を作製するために必要な、本発明に
よる方法の工程が示されている。図３から図１１は、２
段構造を作製するための方法を示し、図１２から図２４
は、２段より多い段を形成するための方法を、３段構造
を用いて示している。工程ａ）の基板１は、有機材料で
も無機材料でも良いが、ただ機械的、物理的あるいは化
学的処理によって除去できるものであってフォトレジス
ト層を損なわないものでなければならない。既知のフォ
トレジストに対し除去における選択範囲が比較的広いた
めに、この目的においては有機基板材料がたいてい選ば
れる。このような材料には、多数の高分子材料及び低分
子材料が在り、例えば、ポリイミドは特に適している。
もし元になる基板が、本発明による方法に不適当な場合
は、その上に基板１を均一層となるように積層してもよ
い。
は、このような構造を作製するために必要な、本発明に
よる方法の工程が示されている。図３から図１１は、２
段構造を作製するための方法を示し、図１２から図２４
は、２段より多い段を形成するための方法を、３段構造
を用いて示している。工程ａ）の基板１は、有機材料で
も無機材料でも良いが、ただ機械的、物理的あるいは化
学的処理によって除去できるものであってフォトレジス
ト層を損なわないものでなければならない。既知のフォ
トレジストに対し除去における選択範囲が比較的広いた
めに、この目的においては有機基板材料がたいてい選ば
れる。このような材料には、多数の高分子材料及び低分
子材料が在り、例えば、ポリイミドは特に適している。
もし元になる基板が、本発明による方法に不適当な場合
は、その上に基板１を均一層となるように積層してもよ
い。
【００３２】その例としては、多層セラミック基板の作
製において、ポリイミド等を固体からミクロフライス加
工によって平面にしたもの一層を、基板１として焼結し
たガラス・セラミック基板上に積層したものがある。
製において、ポリイミド等を固体からミクロフライス加
工によって平面にしたもの一層を、基板１として焼結し
たガラス・セラミック基板上に積層したものがある。
【００３３】基板１が平坦な表面であるとき、第１のフ
ォトレジスト層２がその上に積層される（工程ｂ））。
フォトレジストは、基板１及びその除去特性によって選
択される。フォトレジストは、少なくとも除去処理を開
始するまでは、基板１に対して十分に付着しかつ損傷を
受けないものでなければならない。ポジあるいはネガ処
理をする液体レジストでも、乾式レジストでも、この用
途に対して利用することができる。
ォトレジスト層２がその上に積層される（工程ｂ））。
フォトレジストは、基板１及びその除去特性によって選
択される。フォトレジストは、少なくとも除去処理を開
始するまでは、基板１に対して十分に付着しかつ損傷を
受けないものでなければならない。ポジあるいはネガ処
理をする液体レジストでも、乾式レジストでも、この用
途に対して利用することができる。
【００３４】多層セラミック基板については、例えば、
汎用的なポジ処理をするフォトレジストが使用される。
そのような場合、シリル化フォトレジストを用いるか、
現像の後にフォトレジストをシリル化することが、特に
有機基板材料に対しては有利である。
汎用的なポジ処理をするフォトレジストが使用される。
そのような場合、シリル化フォトレジストを用いるか、
現像の後にフォトレジストをシリル化することが、特に
有機基板材料に対しては有利である。
【００３５】工程ｃ）では、フォトレジスト層２が、少
なくとも１つの穴のある第１のマスク３を通して露光さ
れ、その後現像され、後加熱される。
なくとも１つの穴のある第１のマスク３を通して露光さ
れ、その後現像され、後加熱される。
【００３６】この第１のフォトレジスト層２の上に、先
に形成された第１の穴４の領域に第２のフォトレジスト
層５が同様に積層される（工程ｄ））。この第２のフォ
トレジスト層５は、第１のフォトレジスト層２と同じか
あるいは別の材料からなるものでもよい。それぞれのフ
ォトレジスト層の厚さは異なっていてもよい。
に形成された第１の穴４の領域に第２のフォトレジスト
層５が同様に積層される（工程ｄ））。この第２のフォ
トレジスト層５は、第１のフォトレジスト層２と同じか
あるいは別の材料からなるものでもよい。それぞれのフ
ォトレジスト層の厚さは異なっていてもよい。
【００３７】第２の穴７は、第２のフォトレジスト層５
内に、第２のマスク６を通して露光され、現像及び後加
熱されて同様に形成され（工程ｅ））、第２の穴７は、
第１の穴４よりも大きく、またその上を覆っている。こ
の方法では二重層が得られ、第１の穴４及び第２の穴７
はそれぞれ、後に形成される電気伝導経路及び導電体に
対応する。
内に、第２のマスク６を通して露光され、現像及び後加
熱されて同様に形成され（工程ｅ））、第２の穴７は、
第１の穴４よりも大きく、またその上を覆っている。こ
の方法では二重層が得られ、第１の穴４及び第２の穴７
はそれぞれ、後に形成される電気伝導経路及び導電体に
対応する。
【００３８】基板中に２段より多い段を形成する場合に
ついては、工程ｄ）及びｅ）が繰り返される（図１２か
ら図２４における工程ｄ′）及びｅ′））。そうして、
互いに重なる穴を伴う任意の数のフォトレジスト層が作
製される。このようにして作製された二重層あるいは多
重層は、続く工程において逐次処理される。
ついては、工程ｄ）及びｅ）が繰り返される（図１２か
ら図２４における工程ｄ′）及びｅ′））。そうして、
互いに重なる穴を伴う任意の数のフォトレジスト層が作
製される。このようにして作製された二重層あるいは多
重層は、続く工程において逐次処理される。
【００３９】最初に、基板１を除去するために適当な機
械的、化学的、あるいは物理的処理を用いて、第１の穴
４が基板１に転写される（工程ｆ））。この目的のため
に、化学的または物理的エッチング処理を利用してもよ
い。従って、例えばフォトレジスト層に対して非常によ
く使われかつ均一な乾式エッチングを、残渣や草状構造
を生じることなく高速度でポリイミド基板１を除去する
ために利用してもよい。例えば酸素プラズマは、５％を
越える均一性を実現できるので、エッチング停止層を必
要としない。
械的、化学的、あるいは物理的処理を用いて、第１の穴
４が基板１に転写される（工程ｆ））。この目的のため
に、化学的または物理的エッチング処理を利用してもよ
い。従って、例えばフォトレジスト層に対して非常によ
く使われかつ均一な乾式エッチングを、残渣や草状構造
を生じることなく高速度でポリイミド基板１を除去する
ために利用してもよい。例えば酸素プラズマは、５％を
越える均一性を実現できるので、エッチング停止層を必
要としない。
【００４０】それから、第１のフォトレジスト層の第２
のフォトレジスト層５によって覆われていない部分が、
第２のフォトレジスト層５と供に同時に除去される（工
程ｇ））。それによって、第２のフォトレジスト層５の
パターンが第１のフォトレジスト層２に転写される。こ
の目的のためには、一般的に適当などの様な除去処理を
用いてもよい。しかしながら、上記の材料については、
エッチング・ガスを変更し、ＣＦ4等のフッ素化合物を
含むエッチング・ガスを用いるのが適している。そのよ
うなエッチング・ガスは、高度な均一性を有すシリル化
されたフォトレジスト層でさえも除去する。
のフォトレジスト層５によって覆われていない部分が、
第２のフォトレジスト層５と供に同時に除去される（工
程ｇ））。それによって、第２のフォトレジスト層５の
パターンが第１のフォトレジスト層２に転写される。こ
の目的のためには、一般的に適当などの様な除去処理を
用いてもよい。しかしながら、上記の材料については、
エッチング・ガスを変更し、ＣＦ4等のフッ素化合物を
含むエッチング・ガスを用いるのが適している。そのよ
うなエッチング・ガスは、高度な均一性を有すシリル化
されたフォトレジスト層でさえも除去する。
【００４１】続いて、工程ｈ）では、第２の穴７が基板
１に転写され、かつ第１の穴４は、基板１中の目的とす
る深さまで、掘り下げられる。その段構造の用途によっ
て、第１の穴４については、基板１を突き抜けることが
望ましい。例えば、下層の導電体に接続するための電気
伝導経路を伴う導電体とする場合などである。第２の穴
もまた導電体としての構造にしてもよく、同様に基板に
対して転写される。工程ｈ）については、工程ｆ）と同
じ転写処理が一般に利用される。
１に転写され、かつ第１の穴４は、基板１中の目的とす
る深さまで、掘り下げられる。その段構造の用途によっ
て、第１の穴４については、基板１を突き抜けることが
望ましい。例えば、下層の導電体に接続するための電気
伝導経路を伴う導電体とする場合などである。第２の穴
もまた導電体としての構造にしてもよく、同様に基板に
対して転写される。工程ｈ）については、工程ｆ）と同
じ転写処理が一般に利用される。
【００４２】２層以上のフォトレジスト層が積層され、
加工されたならば、それらは逐次ｇ）及びｈ）の工程を
繰り返すことにより加えられる段として基板に転写さ
れ、そして掘り下げられる（図１２から図２４の工程
ｇ′及びｈ′）。
加工されたならば、それらは逐次ｇ）及びｈ）の工程を
繰り返すことにより加えられる段として基板に転写さ
れ、そして掘り下げられる（図１２から図２４の工程
ｇ′及びｈ′）。
【００４３】さらに次の工程ｉ）では、二重層あるいは
多重層が処理された後に、残っている第１のフォトレジ
スト層２が、工程ｇ）と同じ処理によって除去される。
多重層が処理された後に、残っている第１のフォトレジ
スト層２が、工程ｇ）と同じ処理によって除去される。
【００４４】工程ｆ）とｇ）、及び工程ｈ）とｉ）は、
必要な除去処理を組み合わすことにより同時に行っても
よい。例えば、ＣＦ4等のフッ素化合物を約３％まで酸
素プラズマに混合することによって、あるいは、フォト
レジスト層を純粋な酸素プラズマ内で除去することによ
って行う。
必要な除去処理を組み合わすことにより同時に行っても
よい。例えば、ＣＦ4等のフッ素化合物を約３％まで酸
素プラズマに混合することによって、あるいは、フォト
レジスト層を純粋な酸素プラズマ内で除去することによ
って行う。
【００４５】前記の異方性エッチング処理のように、エ
ッチング・ガスを替えるだけでフォトレジスト層と基板
中に対して異なるエッチング工程が行われる。従って、
本発明の実施のために必要な様々なエッチング工程が、
非常に低圧（１０マイクロバール以下）で操作する最新
の型のプラズマエッチング反応容器内で行われる。例え
ばＤＥＣＲ（分布型電子サイクロトロン共鳴）装置があ
る。必要であれば、クロミウム層の除去のためにイオン
・ビームによるエッチング工程を、基板の下方に置かれ
たパッド上のＤＥＣＲ装置で行ってもよい。ＤＥＣＲ装
置は約１．５％かそれ以上の均一性を生じる。
ッチング・ガスを替えるだけでフォトレジスト層と基板
中に対して異なるエッチング工程が行われる。従って、
本発明の実施のために必要な様々なエッチング工程が、
非常に低圧（１０マイクロバール以下）で操作する最新
の型のプラズマエッチング反応容器内で行われる。例え
ばＤＥＣＲ（分布型電子サイクロトロン共鳴）装置があ
る。必要であれば、クロミウム層の除去のためにイオン
・ビームによるエッチング工程を、基板の下方に置かれ
たパッド上のＤＥＣＲ装置で行ってもよい。ＤＥＣＲ装
置は約１．５％かそれ以上の均一性を生じる。
【００４６】
【発明の効果】精巧な段構造を作製する際に従来直面し
ていた形状特性上の問題を解決し、滑らかな表面上に積
層されて選択的に処理される薄膜とすることによって、
レーザー・アブレーション（切除）が適さない様なさら
に微細な段構造を作製することが可能である。従って本
発明による方法によって、これまで薄膜パッケージング
製品において得ることができなかった集積密度が、実現
される。
ていた形状特性上の問題を解決し、滑らかな表面上に積
層されて選択的に処理される薄膜とすることによって、
レーザー・アブレーション（切除）が適さない様なさら
に微細な段構造を作製することが可能である。従って本
発明による方法によって、これまで薄膜パッケージング
製品において得ることができなかった集積密度が、実現
される。
【図１】本発明によって作製される多段構造の斜視図で
ある。
ある。
【図２】図１の構造の線Ａ−Ａに沿った断面図である。
【図３】本発明による２段構造のための作製手順の例を
示したものである。
示したものである。
【図４】本発明による２段構造のための作製手順の例を
示したものである。
示したものである。
【図５】本発明による２段構造のための作製手順の例を
示したものである。
示したものである。
【図６】本発明による２段構造のための作製手順の例を
示したものである。
示したものである。
【図７】本発明による２段構造のための作製手順の例を
示したものである。
示したものである。
【図８】本発明による２段構造のための作製手順の例を
示したものである。
示したものである。
【図９】本発明による２段構造のための作製手順の例を
示したものである。
示したものである。
【図１０】本発明による２段構造のための作製手順の例
を示したものである。
を示したものである。
【図１１】本発明による２段構造のための作製手順の例
を示したものである。
を示したものである。
【図１２】本発明による３段構造のための作製手順の例
を示したものである。
を示したものである。
【図１３】本発明による３段構造のための作製手順の例
を示したものである。
を示したものである。
【図１４】本発明による３段構造のための作製手順の例
を示したものである。
を示したものである。
【図１５】本発明による３段構造のための作製手順の例
を示したものである。
を示したものである。
【図１６】本発明による３段構造のための作製手順の例
を示したものである。
を示したものである。
【図１７】本発明による３段構造のための作製手順の例
を示したものである。
を示したものである。
【図１８】本発明による３段構造のための作製手順の例
を示したものである。
を示したものである。
【図１９】本発明による３段構造のための作製手順の例
を示したものである。
を示したものである。
【図２０】本発明による３段構造のための作製手順の例
を示したものである。
を示したものである。
【図２１】本発明による３段構造のための作製手順の例
を示したものである。
を示したものである。
【図２２】本発明による３段構造のための作製手順の例
を示したものである。
を示したものである。
【図２３】本発明による３段構造のための作製手順の例
を示したものである。
を示したものである。
【図２４】本発明による３段構造のための作製手順の例
を示したものである。
を示したものである。
１ 基板 ２ 第１のフォトレジスト層 ４ 第１の穴 ５ 第２のフォトレジスト層 ６ 第２のマスク ７ 第２の穴 ８ 第３のフォトレジスト層 ９ 第３のマスク １０ 第３の穴
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨハン・グレシュナー ドイツ国7401 プリーツハウゼン１、ティ ールガルテンベグ 14 (72)発明者 カール・ハインツ・プロブスト ドイツ国7014 コルンベストハイム、イ ム・ビーゼングルンド ３ (72)発明者 ゲルハルト・シュミット ドイツ国7022 ラインフェルデン−エヒテ ルディンゲン、リンダハベグ 18
Claims (10)
- 【請求項１】ａ） 基板（１）を作製する工程と、 ｂ） 第１のフォトレジスト層（２）を基板（１）上に
積層する工程と、 ｃ） 第１のマスク（３）を通して露光させ、現像し、
そして第１のフォトレジスト層（２）を後加熱すること
によって該第１のフォトレジスト層（２）内に第１の穴
（４）を形成する工程と、 ｄ） 該第１の穴（４）の領域内の該基板（１）上及び
該第１のフォトレジスト（２）上に第２のフォトレジス
ト層（５）を積層する工程と、 ｅ） 第２のマスク（６）を通して露光させ、現像し、
後加熱することによって該第２のフォトレジスト層
（５）内に、該第１の穴（４）の上を覆いかつそれより
も大きい第２の穴（７）を形成する工程と、 ｆ） 該第１の穴（４）を該基板（１）に転写する工程
と、 ｇ） 該第１のフォトレジスト層（２）を、該第２のフ
ォトレジスト層（５）に覆われていない部分だけ除去
し、かつ同時に一番上の該第２のフォトレジスト層
（５）を除去する工程と、 ｈ） 該第２の穴（７）を該基板（１）に転写し、かつ
同時に該基板（１）中の該第１の穴（４）を深くする工
程と、 ｉ） 該第１のフォトレジスト層（２）を除去する工程
とからなる、 該基板中に多段構造を作製するための方法。 - 【請求項２】前記工程ｆ）とｇ）、及びｈ）とｉ）を同
時に行うことを特徴とする、 請求項１に記載の方法。 - 【請求項３】前記工程ｅ）が完了した後に、 ｄ′） 第３のフォトレジスト層（８）を、前記第１の
穴（４）の領域内の前記基板（１）上及び現に在る前記
第１及び第２のフォトレジスト層（２、５）の上に積層
する工程と、 ｅ′） マスク（９）を通して露光し、現像し、後加熱
することによって該第３のフォトレジスト層（８）内
に、該第２のフォトレジスト層（５）内の前記第２の穴
（７）の上を覆いかつそれよりも大きい第３の穴（１
０）を形成する工程とが、少なくとも１回行われ、 さらに、前記工程ｈ）が完了した後に、 ｇ′） 該第１のフォトレジスト層（２）を、該第２の
フォトレジスト層（５）に覆われていない部分だけ除去
し、かつ同時に一番上の該第２のフォトレジスト層
（５）を除去する工程と、 ｈ′） 該第３の穴（１０）を該基板（１）に転写し、
かつ同時に、該基板（１）中に現に在る該第１及び第２
の穴（４、７）を深くする工程とが、少なくとも１回行
われることを特徴とする、 請求項１または請求項２に記載の方法。 - 【請求項４】前記第１の穴（４）が基板を突き抜ける様
に形成されることを特徴とする、 請求項１から請求項３までのいずれかに記載の方法。 - 【請求項５】前記基板（１）が、有機材料からなり、好
ましくは有機高分子、特にポリイミドであることを特徴
とする、請求項１から請求項４のいずれかに記載の方
法。 - 【請求項６】前記第１、第２、及び第３のフォトレジス
ト層（２、５、８）の内少なくとも１層が、積層の後に
シリル化されたフォトレジストからなるか、あるいは該
フォトレジスト層の内少なくとも１層が、シリル化され
たフォトレジストとして積層されることを特徴とする、
請求項１から請求項５のいずれかに記載の方法。 - 【請求項７】前記第１、第２、及び第３の穴（４、７、
１０）が、エッチング工程によって転写され、かつエッ
チング工程ｆ）及びｈ）、同様にｈ′）のためのエッチ
ング・ガスが酸素を含むことを特徴とする、請求項１か
ら請求項６のいずれかに記載の方法。 - 【請求項８】前記第１、第２、及び第３の穴（４、７、
１０）が、エッチング工程によって転写され、かつエッ
チング工程ｇ）及びｉ）、同様にｇ′）のためのエッチ
ング・ガスがフッ素化合物、特にＣＦ4を含むことを特
徴とする、請求項１から請求項６のいずれかに記載の方
法。 - 【請求項９】前記工程ｆ）、ｇ）及びｇ′）、同様に
ｈ）、ｉ）、及びｉ′）のためのエッチング・ガスが酸
素及びフッ素化合物、特にＣＦ4を含むことを特徴とす
る、請求項２から請求項６までのいずれかに記載の方
法。 - 【請求項１０】前記工程ｆ）、ｇ）及びｇ′）、同様に
ｈ）、ｉ）、及びｉ′）のためのエッチング・ガスが酸
素及び約０乃至３％のフッ素化合物、特にＣＦ4を含む
ことを特徴とする、請求項９に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92108484A EP0570609B1 (de) | 1992-05-20 | 1992-05-20 | Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat |
| DD92108484.4 | 1992-05-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637065A true JPH0637065A (ja) | 1994-02-10 |
| JP2519389B2 JP2519389B2 (ja) | 1996-07-31 |
Family
ID=8209638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5099653A Expired - Lifetime JP2519389B2 (ja) | 1992-05-20 | 1993-04-26 | 基板中に多段構造を作製する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5635337A (ja) |
| EP (1) | EP0570609B1 (ja) |
| JP (1) | JP2519389B2 (ja) |
| DE (1) | DE59209764D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209161A (ja) * | 1997-01-22 | 1998-08-07 | Lsi Logic Corp | 簡略型ホール相互接続方法 |
| WO1998044166A1 (fr) * | 1997-03-28 | 1998-10-08 | Citizen Watch Co., Ltd. | Procede de fabrication d'un substrat etage |
| WO2009154173A1 (ja) * | 2008-06-17 | 2009-12-23 | 株式会社アルバック | 多段型基板の製造方法 |
| US8097329B2 (en) | 2006-06-30 | 2012-01-17 | Casio Computer Co., Ltd. | Thin film device having thin film elements and thin film pattern on thin film elements, and method of fabricating the same |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874199A (en) * | 1995-11-30 | 1999-02-23 | International Business Machines Corporation | Method of forming oversized solder bumps |
| US5837427A (en) * | 1996-04-30 | 1998-11-17 | Samsung Electro-Mechanics Co Co., Ltd. | Method for manufacturing build-up multi-layer printed circuit board |
| US6043164A (en) * | 1996-06-10 | 2000-03-28 | Sharp Laboratories Of America, Inc. | Method for transferring a multi-level photoresist pattern |
| US5958800A (en) * | 1996-10-07 | 1999-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for post planarization metal photolithography |
| US5985766A (en) * | 1997-02-27 | 1999-11-16 | Micron Technology, Inc. | Semiconductor processing methods of forming a contact opening |
| WO1998051506A1 (fr) * | 1997-05-14 | 1998-11-19 | Seiko Epson Corporation | Procede de formation d'ajutage pour injecteurs et procede de fabrication d'une tete a jet d'encre |
| US5935762A (en) * | 1997-10-14 | 1999-08-10 | Industrial Technology Research Institute | Two-layered TSI process for dual damascene patterning |
| US6391786B1 (en) | 1997-12-31 | 2002-05-21 | Lam Research Corporation | Etching process for organic anti-reflective coating |
| US6136243A (en) * | 1998-06-04 | 2000-10-24 | Case Western Reserve University | Method for molding high precision components |
| US6200906B1 (en) * | 1998-12-17 | 2001-03-13 | Micron Technology, Inc. | Stepped photoresist profile and opening formed using the profile |
| US6617098B1 (en) * | 1999-07-13 | 2003-09-09 | Input/Output, Inc. | Merged-mask micro-machining process |
| TW444341B (en) * | 2000-02-16 | 2001-07-01 | United Microelectronics Corp | Manufacturing method of ultra-small opening |
| JP2002026333A (ja) * | 2000-07-11 | 2002-01-25 | Nec Corp | アクティブマトリクス基板の製造方法 |
| EP1236517A1 (en) * | 2001-02-23 | 2002-09-04 | Microflow Engineering SA | Method of manufacturing a liquid droplet spray device and such spray device |
| EP1273355B1 (en) * | 2001-02-23 | 2010-03-31 | Microflow Engineering SA | Method of manufacturing a liquid droplet spray device and such spray device |
| US6555479B1 (en) * | 2001-06-11 | 2003-04-29 | Advanced Micro Devices, Inc. | Method for forming openings for conductive interconnects |
| US7078348B1 (en) * | 2001-06-27 | 2006-07-18 | Advanced Micro Devices, Inc. | Dual layer patterning scheme to make dual damascene |
| US6566280B1 (en) * | 2002-08-26 | 2003-05-20 | Intel Corporation | Forming polymer features on a substrate |
| US7101748B2 (en) * | 2004-02-26 | 2006-09-05 | Taiwan Semiconductor Manufacturing Company | Method of integrating the formation of a shallow junction N channel device with the formation of P channel, ESD and input/output devices |
| KR100641553B1 (ko) * | 2004-12-23 | 2006-11-01 | 동부일렉트로닉스 주식회사 | 반도체 소자에서 패턴 형성 방법 |
| DE102006061506B4 (de) * | 2006-12-15 | 2008-10-30 | Ing. Erich Pfeiffer Gmbh | Dosiervorrichtung |
| DE102007007910A1 (de) * | 2007-02-14 | 2008-08-28 | Schott Ag | Verfahren zur Herstellung von Linsenfassungen für optische Module und verfahrensgemäß herstellbare Erzeugnisse |
| WO2008123559A1 (en) * | 2007-03-30 | 2008-10-16 | Fujifilm Corporation | Method and apparatus for manufacturing uneven thickness resin sheet |
| ATE530497T1 (de) | 2008-03-31 | 2011-11-15 | Sony Deutschland Gmbh | Verfahren zur herstellung einer membran mit konischer pore |
| US9426901B2 (en) * | 2011-10-12 | 2016-08-23 | General Electric Company | Patterning method for component boards |
| CN106032265A (zh) * | 2015-03-12 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN106032268A (zh) * | 2015-03-20 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件的制作方法 |
| US11764062B2 (en) * | 2017-11-13 | 2023-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor structure |
| AT523450A1 (de) | 2020-01-27 | 2021-08-15 | Univ Linz | Durchdringbares Element |
| CN112951967B (zh) * | 2021-02-01 | 2022-10-11 | 厦门三安光电有限公司 | Led芯片及其制作方法以及半导体发光器件及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61172336A (ja) * | 1985-01-25 | 1986-08-04 | Mitsubishi Electric Corp | 半導体装置電極開口部の形成方法 |
| JPS61187235A (ja) * | 1985-02-14 | 1986-08-20 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS62154735A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH0228324A (ja) * | 1988-06-14 | 1990-01-30 | Nec Corp | 半導体装置の製造方法 |
| JPH03180033A (ja) * | 1989-12-08 | 1991-08-06 | Mitsubishi Electric Corp | パターン形成方法 |
| JPH0414049A (ja) * | 1990-05-08 | 1992-01-20 | Nec Corp | 微細パターンの形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3518084A (en) * | 1967-01-09 | 1970-06-30 | Ibm | Method for etching an opening in an insulating layer without forming pinholes therein |
| US4124473A (en) * | 1977-06-17 | 1978-11-07 | Rca Corporation | Fabrication of multi-level relief patterns in a substrate |
| DE3015572A1 (de) * | 1980-04-23 | 1981-10-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum maskieren mit hilfe von photolackbeschichtungen |
| WO1987002179A1 (en) * | 1985-09-27 | 1987-04-09 | Burroughs Corporation | Method of fabricating a tapered via hole in polyimide |
| US4761210A (en) * | 1985-09-30 | 1988-08-02 | Siemens Aktiengesellschaft | Method for generating structures in micro-mechanics |
| EP0286855A1 (de) * | 1987-04-15 | 1988-10-19 | BBC Brown Boveri AG | Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat |
| US5266446A (en) * | 1990-11-15 | 1993-11-30 | International Business Machines Corporation | Method of making a multilayer thin film structure |
-
1992
- 1992-05-20 DE DE59209764T patent/DE59209764D1/de not_active Expired - Fee Related
- 1992-05-20 EP EP92108484A patent/EP0570609B1/de not_active Expired - Lifetime
-
1993
- 1993-04-26 JP JP5099653A patent/JP2519389B2/ja not_active Expired - Lifetime
- 1993-05-05 US US08/057,729 patent/US5635337A/en not_active Expired - Fee Related
-
1996
- 1996-05-01 US US08/640,647 patent/US5641610A/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61172336A (ja) * | 1985-01-25 | 1986-08-04 | Mitsubishi Electric Corp | 半導体装置電極開口部の形成方法 |
| JPS61187235A (ja) * | 1985-02-14 | 1986-08-20 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS62154735A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH0228324A (ja) * | 1988-06-14 | 1990-01-30 | Nec Corp | 半導体装置の製造方法 |
| JPH03180033A (ja) * | 1989-12-08 | 1991-08-06 | Mitsubishi Electric Corp | パターン形成方法 |
| JPH0414049A (ja) * | 1990-05-08 | 1992-01-20 | Nec Corp | 微細パターンの形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209161A (ja) * | 1997-01-22 | 1998-08-07 | Lsi Logic Corp | 簡略型ホール相互接続方法 |
| WO1998044166A1 (fr) * | 1997-03-28 | 1998-10-08 | Citizen Watch Co., Ltd. | Procede de fabrication d'un substrat etage |
| US8097329B2 (en) | 2006-06-30 | 2012-01-17 | Casio Computer Co., Ltd. | Thin film device having thin film elements and thin film pattern on thin film elements, and method of fabricating the same |
| WO2009154173A1 (ja) * | 2008-06-17 | 2009-12-23 | 株式会社アルバック | 多段型基板の製造方法 |
| JPWO2009154173A1 (ja) * | 2008-06-17 | 2011-12-01 | 株式会社アルバック | 多段型基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5641610A (en) | 1997-06-24 |
| DE59209764D1 (de) | 1999-12-09 |
| EP0570609A1 (de) | 1993-11-24 |
| US5635337A (en) | 1997-06-03 |
| EP0570609B1 (de) | 1999-11-03 |
| JP2519389B2 (ja) | 1996-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2519389B2 (ja) | 基板中に多段構造を作製する方法 | |
| JP2951215B2 (ja) | 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法 | |
| KR19990030228A (ko) | 금속층과 유기체 금속간 유전체층을 제공하기 위한 이중 다마스크식 가공 방법 | |
| JPH0226392B2 (ja) | ||
| JPS63104425A (ja) | バイアの形成方法 | |
| US4963512A (en) | Method for forming conductor layers and method for fabricating multilayer substrates | |
| CA1219835A (en) | Metal/semiconductor deposition | |
| US4362598A (en) | Method of patterning a thick resist layer of polymeric plastic | |
| CN113589653A (zh) | 通过光刻胶生产三维结构 | |
| US5376227A (en) | Multilevel resist process | |
| US20020094693A1 (en) | Method for fabricating an ultra small opening | |
| US6800211B2 (en) | Method for removing voids in a ceramic substrate | |
| JP2774092B2 (ja) | 有機誘電体エッチング阻止層を使用した金属被覆された基板の製造方法 | |
| US11322377B2 (en) | Stacking structure applicable to manufacturing circuit board | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| EP0289595A1 (en) | Multilayer resist structure | |
| JPH03263834A (ja) | 半導体装置の製造方法 | |
| KR950000090B1 (ko) | 반도체장치의 제조방법 | |
| WO1988003703A2 (en) | Multilayer resist structure | |
| JP2001148562A (ja) | 配線基板の製造方法 | |
| KR940001229B1 (ko) | 반도체 장치의 제조방법 | |
| JP2002261423A (ja) | 配線形成方法及びそれを用いて製造した電子部品 | |
| CN113880040A (zh) | 微系统模组不同深度硅空腔的一次刻蚀方法 | |
| US9570342B1 (en) | Via structure and method for its fabrication | |
| KR20070043137A (ko) | 플렉서블 회로기판의 제조방법 |