JPS61187235A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61187235A JPS61187235A JP60026967A JP2696785A JPS61187235A JP S61187235 A JPS61187235 A JP S61187235A JP 60026967 A JP60026967 A JP 60026967A JP 2696785 A JP2696785 A JP 2696785A JP S61187235 A JPS61187235 A JP S61187235A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- photoresist
- insulating film
- insulator film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 9
- 230000000149 penetrating effect Effects 0.000 abstract 2
- 238000010030 laminating Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、特に厚みの異なる絶縁
膜への複数の開口部を一挙に形成する開口部形成方法に
関するものである。
膜への複数の開口部を一挙に形成する開口部形成方法に
関するものである。
従来の技術
半導体の高集積化が進むにつれ、微細パターンの形成及
び多層配線の技術が要求されている。ここで上層配線を
形成する際に下層配線の段差が大きな問題であシ、上層
配線の断線、短絡など形成不良の原因となっている。上
記問題を解決するために従来用いられて来た方法は、上
記配線間に被着される絶縁膜を平坦化するものが主であ
り、前記平坦化はエツチング法などによシ達成される。
び多層配線の技術が要求されている。ここで上層配線を
形成する際に下層配線の段差が大きな問題であシ、上層
配線の断線、短絡など形成不良の原因となっている。上
記問題を解決するために従来用いられて来た方法は、上
記配線間に被着される絶縁膜を平坦化するものが主であ
り、前記平坦化はエツチング法などによシ達成される。
上記工程により前記絶縁膜は部分的な厚さの差を生じる
が、次工程で、上層配線を形成するために３べ− 同絶縁膜に開口部を設ける場合、従来方法は上記絶縁膜
厚の最大部分を基準としてエツチング時間を決定し、同
絶縁膜厚の薄い部分にも同じ時間のエツチング処理を施
すものであった。
が、次工程で、上層配線を形成するために３べ− 同絶縁膜に開口部を設ける場合、従来方法は上記絶縁膜
厚の最大部分を基準としてエツチング時間を決定し、同
絶縁膜厚の薄い部分にも同じ時間のエツチング処理を施
すものであった。
発明が解決しようとする問題点
従来方法を用いた場合、前記絶縁膜の薄い部分において
、同絶縁膜下面に接する配線あるいは不純物拡散領域に
著しく過剰なエツチング処理がなされるため、前記配線
間の電気的結合特性の劣化、ひいては形成された半導体
装置の電気的特性劣化を引き起こしやすいものである。
、同絶縁膜下面に接する配線あるいは不純物拡散領域に
著しく過剰なエツチング処理がなされるため、前記配線
間の電気的結合特性の劣化、ひいては形成された半導体
装置の電気的特性劣化を引き起こしやすいものである。
また上記絶縁膜厚の異なる部分を別々にエツチングする
方法は明らかに工程数の著しい増加を余儀なくさせるも
のである。
方法は明らかに工程数の著しい増加を余儀なくさせるも
のである。
問題点を解決するための手段
上記問題点を解決するために本発明は、前記絶縁膜上に
第１．第２のフォトレジスト層を設け、との両フォトレ
ジストに形成する開口を、第２層が第１層より犬なる面
積を有する第１．第２層に共通する開口部と第２層のみ
に設けられた開口部を併せ持つ構造とし、同フォトレジ
スト層と前記絶縁膜を同一のエツチング速度でエツチン
グすることにより、前記絶縁膜に、その厚みの異なる各
部を貫通して前記基板の段差各面に達する開口を形成す
るものである。
第１．第２のフォトレジスト層を設け、との両フォトレ
ジストに形成する開口を、第２層が第１層より犬なる面
積を有する第１．第２層に共通する開口部と第２層のみ
に設けられた開口部を併せ持つ構造とし、同フォトレジ
スト層と前記絶縁膜を同一のエツチング速度でエツチン
グすることにより、前記絶縁膜に、その厚みの異なる各
部を貫通して前記基板の段差各面に達する開口を形成す
るものである。
作用
上記方法を用いた場合、同一絶縁膜に異なる深さの開口
部を同時形成しつつも、同絶縁膜の薄い部分に形成され
る開口部下面の基板面あるいは同面に設けられた配線等
に加わるダメージは同絶縁、膜の厚い部分に形成される
開口部下面に与えられるダメージと同程度に軽減される
。
部を同時形成しつつも、同絶縁膜の薄い部分に形成され
る開口部下面の基板面あるいは同面に設けられた配線等
に加わるダメージは同絶縁、膜の厚い部分に形成される
開口部下面に与えられるダメージと同程度に軽減される
。
実施例
つぎに、本発明を実施例により詳しくのべる。
第１図は本発明の実施例概要を説明する断面図であり、
段差を有する基板１ｏの段差各面上に配線１の上に、絶
縁膜２を設け、同絶縁膜２の表面を平坦化し、この平坦
面上に、第１のフォトレジスト３および第２のフォトレ
ジスト４をそれぞれ被設し、同両方のフォトレジストに
対して、開口５ベーン 部５および同６を形成したものである。しかして、これ
を均等エツチング速度の全面エツチング処理を行なえば
、絶縁膜２の厚みの異なる各部分に対して、それぞれに
貫通して基板１０上の配線１に達する開口を形成するこ
とができる。
段差を有する基板１ｏの段差各面上に配線１の上に、絶
縁膜２を設け、同絶縁膜２の表面を平坦化し、この平坦
面上に、第１のフォトレジスト３および第２のフォトレ
ジスト４をそれぞれ被設し、同両方のフォトレジストに
対して、開口５ベーン 部５および同６を形成したものである。しかして、これ
を均等エツチング速度の全面エツチング処理を行なえば
、絶縁膜２の厚みの異なる各部分に対して、それぞれに
貫通して基板１０上の配線１に達する開口を形成するこ
とができる。
次に本発明の実施例を第２図（ａｌ〜（ｆｌの工程順断
面図をもとに説明する。第２図（２Ｌ）は−例として、
段差１．０μｍを有する半導体基板１ｏ上に配線１が形
成された直後のものである。これに絶縁膜２を被着し、
平坦化処理を施したものが同図（ｂ）に示されている。
面図をもとに説明する。第２図（２Ｌ）は−例として、
段差１．０μｍを有する半導体基板１ｏ上に配線１が形
成された直後のものである。これに絶縁膜２を被着し、
平坦化処理を施したものが同図（ｂ）に示されている。
同図（ｂｌにおいて前記絶縁膜２は前記配線１上の厚い
部分で１．７μｍ１薄い部分で０．７μｍの厚さを持つ
ものとする。次に前記絶縁膜２上に第１のフォトレジス
ト３を、前記半導体基板１０上の段差と同じ＜１．０μ
ｍの厚さに塗布し、前記絶縁膜２の厚い部分の上に第１
の開口部５′を露光現像により形成する。さらに同第１
のフォトレジスト３上に第２のフォトレジスト４を、前
記絶縁膜２の薄い部分の厚さと同一の０．７μｍの厚さ
に塗布し、前記第１の開口部６′上に、同第１の６ペー
） 開口部より径大なる面積を有する開口部５″ と前記
絶縁膜の薄い部分の上に新たな開口部６を、露光現像に
よ多形成する。形成後の形状は同図（ｄ）に示したよう
に、第１のフォトレジスト３の開口部６′と第２のフォ
トレジスト４の開口部５“ とからなる開口部５と他方
の開口部６を有するものとなる。次に上記第１．第２の
フォトレジスト３，４と上記絶縁膜２とが同一のエツチ
ング速度となる条件で、上記フォトレジスト層３，４が
消滅する時点までエツチングを行なうと、同図ｆｅ）に
示すように、絶縁膜２に、それぞれの位置で配線１に達
する開ロア、８の形状が得られる。このとき、開ロアと
開口８との形成はほぼ同時に完了し、配線１への余分な
エツチングはわずかである。更に開ロアは上部が下部に
較べて径大なる面積を有する形状のため、同図（ｆ）の
ように配線形成するために、配線材料９をスパッタ法な
どによシ被着する際に同開口の段差における被覆性の改
善がはかられる。
部分で１．７μｍ１薄い部分で０．７μｍの厚さを持つ
ものとする。次に前記絶縁膜２上に第１のフォトレジス
ト３を、前記半導体基板１０上の段差と同じ＜１．０μ
ｍの厚さに塗布し、前記絶縁膜２の厚い部分の上に第１
の開口部５′を露光現像により形成する。さらに同第１
のフォトレジスト３上に第２のフォトレジスト４を、前
記絶縁膜２の薄い部分の厚さと同一の０．７μｍの厚さ
に塗布し、前記第１の開口部６′上に、同第１の６ペー
） 開口部より径大なる面積を有する開口部５″ と前記
絶縁膜の薄い部分の上に新たな開口部６を、露光現像に
よ多形成する。形成後の形状は同図（ｄ）に示したよう
に、第１のフォトレジスト３の開口部６′と第２のフォ
トレジスト４の開口部５“ とからなる開口部５と他方
の開口部６を有するものとなる。次に上記第１．第２の
フォトレジスト３，４と上記絶縁膜２とが同一のエツチ
ング速度となる条件で、上記フォトレジスト層３，４が
消滅する時点までエツチングを行なうと、同図ｆｅ）に
示すように、絶縁膜２に、それぞれの位置で配線１に達
する開ロア、８の形状が得られる。このとき、開ロアと
開口８との形成はほぼ同時に完了し、配線１への余分な
エツチングはわずかである。更に開ロアは上部が下部に
較べて径大なる面積を有する形状のため、同図（ｆ）の
ように配線形成するために、配線材料９をスパッタ法な
どによシ被着する際に同開口の段差における被覆性の改
善がはかられる。
発明の詳細
な説明した様に本発明は半導体装置製造のう７ ベーン
えて重要な絶縁膜への開口部形成に関して、特に絶縁膜
の平坦化などがなされる微細加工について有益な手段を
提供するものであり、半導体装置の製造及び同装置の特
性向上に多大の効果をもたらすものである。
の平坦化などがなされる微細加工について有益な手段を
提供するものであり、半導体装置の製造及び同装置の特
性向上に多大の効果をもたらすものである。
第１図は本発明実施例の概要説明のだめの断面図、第２
図ｆａ）〜（ｆ）は本発明実施例の工程順断面図である
。 １・・・・・配線１．２・・・・・・絶縁膜、３・・・
・・第１のフォトレジスト、４・・・・・・第２のフォ
トレジスト、５・・・・・・開口部、６・・・・・・開
口部、７，８・・・・・・開口、９・・・・・・配線材
料、１０・・・・・・基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 Ｓ−へ
図ｆａ）〜（ｆ）は本発明実施例の工程順断面図である
。 １・・・・・配線１．２・・・・・・絶縁膜、３・・・
・・第１のフォトレジスト、４・・・・・・第２のフォ
トレジスト、５・・・・・・開口部、６・・・・・・開
口部、７，８・・・・・・開口、９・・・・・・配線材
料、１０・・・・・・基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 Ｓ−へ
Claims (1)
- 段差を有する半導体基板上に絶縁膜を被着する工程、
前記絶縁膜を平坦化する工程、平坦化された前記絶縁膜
上に第１のフォトレジストを前記半導体基板の段差寸度
と同一寸度の厚さに塗布し、同フォトレジストを露光現
像し、処理により、前記基板の段差下部に達する第１の
開口部を設ける工程、前記第１のフォトレジストおよび
前記第１の開口部をおおって第２のフォトレジストを、
前記第１のフォトレジストと合計した厚さが前記絶縁膜
の最厚部の厚さと同等あるいはわずかに厚くなるように
塗布し、露光現像により前記第１の開口部上にこれより
径大なる面積を有する開口部ならびに前記基板の段差上
部前記第１のフォトレジストに達する第２の開口部をそ
れぞれ設ける工程、前記第１、第２のフォトレジストと
前記絶縁膜が同一のエッチング速度となる条件で異方性
エッチングすることにより、前記絶縁膜の厚みの異なる
位置にそれぞれ、前記基板の段差各面に達する複数の開
口部を形成する工程を有することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60026967A JPS61187235A (ja) | 1985-02-14 | 1985-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60026967A JPS61187235A (ja) | 1985-02-14 | 1985-02-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61187235A true JPS61187235A (ja) | 1986-08-20 |
Family
ID=12207923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60026967A Pending JPS61187235A (ja) | 1985-02-14 | 1985-02-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61187235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637065A (ja) * | 1992-05-20 | 1994-02-10 | Internatl Business Mach Corp <Ibm> | 基板中に多段構造を作製する方法 |
-
1985
- 1985-02-14 JP JP60026967A patent/JPS61187235A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637065A (ja) * | 1992-05-20 | 1994-02-10 | Internatl Business Mach Corp <Ibm> | 基板中に多段構造を作製する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384483A (en) | Planarizing glass layer spaced from via holes | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS61187235A (ja) | 半導体装置の製造方法 | |
| JPS61187236A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPH02105554A (ja) | 半導体装置の製造方法 | |
| JPS60175440A (ja) | 半導体装置の製造方法 | |
| JPS62286230A (ja) | 薄膜の選択食刻方法 | |
| JPS60152042A (ja) | 多層配線構造の形成方法 | |
| JP2538048B2 (ja) | 半導体装置の製造方法 | |
| JPH02292819A (ja) | 半導体装置の製造方法 | |
| JPH05102149A (ja) | 半導体装置の製造方法 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPH0622233B2 (ja) | 多層配線の形成方法 | |
| JPH0228324A (ja) | 半導体装置の製造方法 | |
| JPS59114824A (ja) | 半導体装置の平坦化方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH01194334A (ja) | 半導体集積回路の製造方法 | |
| JPS63102338A (ja) | 半導体装置の製造方法 | |
| JPS6343894B2 (ja) | ||
| JPH10242267A (ja) | 配線接合部形成方法 |