JPS60152042A - 多層配線構造の形成方法 - Google Patents
多層配線構造の形成方法Info
- Publication number
- JPS60152042A JPS60152042A JP814584A JP814584A JPS60152042A JP S60152042 A JPS60152042 A JP S60152042A JP 814584 A JP814584 A JP 814584A JP 814584 A JP814584 A JP 814584A JP S60152042 A JPS60152042 A JP S60152042A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- interlayer insulating
- wiring layer
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、多層配線構造の形成方法に関するものである
。
。
従来技術と問題点
シリコン集積回路等の半導体装置においては。
複数の配線用金ｉ層を縦横に錯綜させて形成する必要上
１層間絶縁層を介して複数の金属層を積層させる多層配
線構造が採用されている。
１層間絶縁層を介して複数の金属層を積層させる多層配
線構造が採用されている。
従来の多層配線構造の形成方法を第１図の装置断面図に
よって説明ずれば、まずＡに示ずように能動領域（図示
せず）を形成したシリコン基板１上にゲート絶縁層等の
絶縁層２を形成し、更にそ ゛の上に第１闇配線層３を
設けた後、この表面を眉間絶縁Ｍ４で覆う。次にＢに示
すように、層間絶縁層４をフォトレジスト膜５で被覆し
、引続きＣに示すように、ドライエツチング等の手法を
用いてフォトレジスト膜５と眉間絶縁Ｎ４を同一速度で
エツチングすることにより層間絶縁層４０表面を平坦化
する。この後りに示すように３層間絶縁層（イ４上に同
種の絶縁物を１＋１積することにより層間絶縁層４を盛
上げ、最後にＥに示すように眉間絶縁層４上に第２層間
線屑６を形成している。
よって説明ずれば、まずＡに示ずように能動領域（図示
せず）を形成したシリコン基板１上にゲート絶縁層等の
絶縁層２を形成し、更にそ ゛の上に第１闇配線層３を
設けた後、この表面を眉間絶縁Ｍ４で覆う。次にＢに示
すように、層間絶縁層４をフォトレジスト膜５で被覆し
、引続きＣに示すように、ドライエツチング等の手法を
用いてフォトレジスト膜５と眉間絶縁Ｎ４を同一速度で
エツチングすることにより層間絶縁層４０表面を平坦化
する。この後りに示すように３層間絶縁層（イ４上に同
種の絶縁物を１＋１積することにより層間絶縁層４を盛
上げ、最後にＥに示すように眉間絶縁層４上に第２層間
線屑６を形成している。
しかしながらこの１７Ｌ来方法は、Ｂの」二稈からＣの
工程に移行する際に）Ａトレジスト膜５と層間絶縁層４
を同一速度でエツチングするための条件の設定及び制御
がかなり！ｌ！Ｉｔ Ｌ ＜ 、十分な平坦化が達成で
きないことが多い。例えば９層間絶縁１’ｔ’ｆ４より
もツメ１−レジスト股５のエツチング速度が」二進ると
、Ｃ゛に示ずように層間絶縁層４上に段差１０が形成さ
れ５次にこの眉間絶縁層４を盛」二げた後にも段差１１
が形成され（１）’）、最後に第２層配線層６を形成し
た後にも段差１２が形成され（Ｅ”）、この段差箇所に
おいて第２１’Ｐｔ配線層６の断線が生じ易（なる。
工程に移行する際に）Ａトレジスト膜５と層間絶縁層４
を同一速度でエツチングするための条件の設定及び制御
がかなり！ｌ！Ｉｔ Ｌ ＜ 、十分な平坦化が達成で
きないことが多い。例えば９層間絶縁１’ｔ’ｆ４より
もツメ１−レジスト股５のエツチング速度が」二進ると
、Ｃ゛に示ずように層間絶縁層４上に段差１０が形成さ
れ５次にこの眉間絶縁層４を盛」二げた後にも段差１１
が形成され（１）’）、最後に第２層配線層６を形成し
た後にも段差１２が形成され（Ｅ”）、この段差箇所に
おいて第２１’Ｐｔ配線層６の断線が生じ易（なる。
発明の目的
本発明は上記従来の問題点に鑑みてなされたものであり
、その目的は１層間絶縁層を確実に平坦化して第２層配
線層の断線を有効に防止できる多層配線構造の形成方法
を提供することにある。
、その目的は１層間絶縁層を確実に平坦化して第２層配
線層の断線を有効に防止できる多層配線構造の形成方法
を提供することにある。
発明の構成
上記目的を達成する本発明は、第１層配線層を含む装置
表面に該第１層配線層の厚みとほぼ等しい厚みの層間絶
縁層を形成し、この層間絶縁層上にフォトレジスト膜を
形成し、このフォトレジスト膜を前記眉間絶縁層が露出
するまで一様に除去し、残部のフォトレジスト膜をマス
クとして前記露出した部分の層間絶縁層をエツチングし
て前記第１層配線Ｗ４３を露出せしめ、残部のフォトレ
ジスト膜を除去した後装置表面に眉間絶縁層を形成する
ことにより眉間絶縁層を平坦化するように構成されてい
る。
表面に該第１層配線層の厚みとほぼ等しい厚みの層間絶
縁層を形成し、この層間絶縁層上にフォトレジスト膜を
形成し、このフォトレジスト膜を前記眉間絶縁層が露出
するまで一様に除去し、残部のフォトレジスト膜をマス
クとして前記露出した部分の層間絶縁層をエツチングし
て前記第１層配線Ｗ４３を露出せしめ、残部のフォトレ
ジスト膜を除去した後装置表面に眉間絶縁層を形成する
ことにより眉間絶縁層を平坦化するように構成されてい
る。
以下本発明の更に訂、細を実施例によって説明する。
発明の実施例
第２図は１本発明の一実施例の工程を説明するための装
置断面図である。
置断面図である。
まず八に示すように、シリコン基板１上に絶縁＋１Ｗ
２を介して第１層配線層３を形成し、この第１層配線層
３を含む装置表面を第１層配線層３の厚めとほぼ等しい
ｊｖみの層間絶縁層４で覆う。
２を介して第１層配線層３を形成し、この第１層配線層
３を含む装置表面を第１層配線層３の厚めとほぼ等しい
ｊｖみの層間絶縁層４で覆う。
次にＢに示すように２層間絶縁層４上にフォトレジスト
膜５を形成する。
膜５を形成する。
この後、Ｃに示すように、トライエツチング等の手法を
用いて眉間絶縁層４の段差部分が露出するまでフメトレ
ジス１］’ｔ’Ｊ ５を均一にエツチングする。
用いて眉間絶縁層４の段差部分が露出するまでフメトレ
ジス１］’ｔ’Ｊ ５を均一にエツチングする。
次に、Ｄに示すように、残部のフォトレジスト膜５をマ
スクとしてバッフブード弗酸溶液等の薬液を使用し°ζ
段差部分の層間絶縁層４をエツチングにより除去する。
スクとしてバッフブード弗酸溶液等の薬液を使用し°ζ
段差部分の層間絶縁層４をエツチングにより除去する。
この？＆、Ｅに示すように、レジストＭ’ｌ Ｍｌｌ液
等を使用して残部のフォトレジスト膜５を除去する。
等を使用して残部のフォトレジスト膜５を除去する。
最後に、Ｆに示すように１層間絶縁層４と同質の絶縁物
を装置表面に堆積させることにより９層間絶縁層４の厚
めを盛上げた後、この上に第２層配線ＪＦｆ６を形成す
る。
を装置表面に堆積させることにより９層間絶縁層４の厚
めを盛上げた後、この上に第２層配線ＪＦｆ６を形成す
る。
への工程で形成した層間絶縁層４の厚みは第１層配線屓
３の厚みとほぼ等しい値に設定されているので、Ｄの工
程において段差部分を除去した後の層間絶縁層４の高さ
は、第１層配線層３の高さとほぼ一致し、こめため盛上
げ後の眉間絶縁層４の上面は平坦化される。
３の厚みとほぼ等しい値に設定されているので、Ｄの工
程において段差部分を除去した後の層間絶縁層４の高さ
は、第１層配線層３の高さとほぼ一致し、こめため盛上
げ後の眉間絶縁層４の上面は平坦化される。
上述の例では、Ｃの工程でドライエツチングの手法を用
いたが、フォトレジスト膜５の厚みを均一に減少できる
ものでありさえすれば、適宜なウェットエツチングを用
いてもよい。
いたが、フォトレジスト膜５の厚みを均一に減少できる
ものでありさえすれば、適宜なウェットエツチングを用
いてもよい。
発明の効果
本発明は上述したように構成されているので。
第２Ｍ配線層の平坦化をＵ（Ｃ実に行なうことができ第
２層配線層の段差部におりる断線を有効に防止できると
いう効果がある。
２層配線層の段差部におりる断線を有効に防止できると
いう効果がある。
第１図は従来例を説明するための素子断面図。
第２図は本発明の一実施例を説明するための装置断面図
である。 ■・・シリコン基板、２・・絶縁膜、３・・第１層配線
層、４・・層間絶縁層、５・・フォトレシスト膜、６・
・第２層配線層。 特許出願人 住友電気工業株式会社 代 理 人 弁理士 玉蟲久五部 第１図 第２図
である。 ■・・シリコン基板、２・・絶縁膜、３・・第１層配線
層、４・・層間絶縁層、５・・フォトレシスト膜、６・
・第２層配線層。 特許出願人 住友電気工業株式会社 代 理 人 弁理士 玉蟲久五部 第１図 第２図
Claims (1)
- 【特許請求の範囲】 第１層配線層上に形成した眉間絶縁層を平坦化した後こ
の上に第２層配線層を形成する多層配線構造の形成方法
において。 該多層配線構造が形成される装置表面に第１指配線層を
形成し。 該第１層配線層を含む装置表面に該第１層配線層の厚み
とほぼ等しい厚みの層間絶縁層を形成し。 該層間絶縁層上にフォトレジスト膜を形成シフ。 咳フＡｌ−レジスト膜を前記層間絶縁層が露出するまで
一様に除去し。 残部のフォトレジスト膜をマスクとして前記露出した部
分の層間絶１４１Ｆｉをエツチングして前記第１層間線
屑３を露出せしめ。 前記残部のフォトレジスト膜を除去した後装置表面に眉
間絶＃ｆｆ１Ｍを形成することにより層間絶縁層を平坦
化することを特徴とする多層間８１措造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP814584A JPS60152042A (ja) | 1984-01-20 | 1984-01-20 | 多層配線構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP814584A JPS60152042A (ja) | 1984-01-20 | 1984-01-20 | 多層配線構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60152042A true JPS60152042A (ja) | 1985-08-10 |
Family
ID=11685135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP814584A Pending JPS60152042A (ja) | 1984-01-20 | 1984-01-20 | 多層配線構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60152042A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63141A (ja) * | 1986-06-19 | 1988-01-05 | Fujitsu Ltd | 半導体記憶装置 |
| JPH01137649A (ja) * | 1987-10-31 | 1989-05-30 | Samsung Semiconductor & Teleommun Co Ltd | 半導体装置の平坦化方法 |
-
1984
- 1984-01-20 JP JP814584A patent/JPS60152042A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63141A (ja) * | 1986-06-19 | 1988-01-05 | Fujitsu Ltd | 半導体記憶装置 |
| JPH01137649A (ja) * | 1987-10-31 | 1989-05-30 | Samsung Semiconductor & Teleommun Co Ltd | 半導体装置の平坦化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| JPS60152042A (ja) | 多層配線構造の形成方法 | |
| JPS63306643A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS60152043A (ja) | 多層配線構造の形成方法 | |
| JPS6343894B2 (ja) | ||
| KR0128834B1 (ko) | 반도체 소자 제조 방법 | |
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS61187235A (ja) | 半導体装置の製造方法 | |
| JPS60175440A (ja) | 半導体装置の製造方法 | |
| JPS5843520A (ja) | 半導体装置 | |
| JPS5863158A (ja) | 半導体装置の製造方法 | |
| JPS58168241A (ja) | 薄膜構造の集積回路装置の製造方法 | |
| JPH02209752A (ja) | 半導体装置の製造方法 | |
| JPH02292819A (ja) | 半導体装置の製造方法 | |
| JPS63211741A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS63111644A (ja) | 半導体装置の製造方法 | |
| JPH0194625A (ja) | 半導体集積回路の製造方法 | |
| JPS60251645A (ja) | 半導体基板の多層配線形成方法 | |
| JPS60175442A (ja) | 多層配線構造の形成方法 | |
| JPH021125A (ja) | 半導体装置の製造方法 | |
| JPH0418691B2 (ja) |