JPS58168241A - 薄膜構造の集積回路装置の製造方法 - Google Patents
薄膜構造の集積回路装置の製造方法Info
- Publication number
- JPS58168241A JPS58168241A JP57052425A JP5242582A JPS58168241A JP S58168241 A JPS58168241 A JP S58168241A JP 57052425 A JP57052425 A JP 57052425A JP 5242582 A JP5242582 A JP 5242582A JP S58168241 A JPS58168241 A JP S58168241A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- oxidized
- layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
４この発＠杜薄膜構造の集積回路装置の製造方法に係り
、轡に置イヒ属によって挾まれ良導電体または半導体の
パターンを形成したときに、その表面を平担ならしめる
ような形成方法に関するものである。
、轡に置イヒ属によって挾まれ良導電体または半導体の
パターンを形成したときに、その表面を平担ならしめる
ような形成方法に関するものである。
以下、ネオブ（Ｗｂ）系ジ冒セ７ソン素子集積回路装置
を製造する場合を例にとって説明する０第１図（＆）〜
（０）はＭｂ系ジョセフソン素子集積回路装置の従来の
製造方法を説明するための主要段階におけゐ断面口で、
第１図←）に示すように基体（１）の上にＩＩｂまたは
ハ化合物超電導体薄膜（２）を形成し、その上に所望パ
ターンのレジスト層（３）を形成した後に、上面全面か
ら酸化することによって、第１開−）に示すように、レ
ジスト層１１１で覆われていない部分の超電導体薄膜（
２）が１１）酸化物薄膜（４）となり、レジスト層（ｍ
ｌで覆われている部分は超電導体薄膜パターン（ｌａ）
として残る０次に第１図（ｅ）に示すように、レジスト
層（１）を除去すると所望の装置が得られる。
を製造する場合を例にとって説明する０第１図（＆）〜
（０）はＭｂ系ジョセフソン素子集積回路装置の従来の
製造方法を説明するための主要段階におけゐ断面口で、
第１図←）に示すように基体（１）の上にＩＩｂまたは
ハ化合物超電導体薄膜（２）を形成し、その上に所望パ
ターンのレジスト層（３）を形成した後に、上面全面か
ら酸化することによって、第１開−）に示すように、レ
ジスト層１１１で覆われていない部分の超電導体薄膜（
２）が１１）酸化物薄膜（４）となり、レジスト層（ｍ
ｌで覆われている部分は超電導体薄膜パターン（ｌａ）
として残る０次に第１図（ｅ）に示すように、レジスト
層（１）を除去すると所望の装置が得られる。
ところが、上述のような従来の方法では超電導体薄膜の
酸化時に体積増加を生じるので、超電導体薄膜パターン
（２ａ）とＮｋ駿化物薄膜（４）との間に段差を生じる
。ジョセフソン素子集積回路装置のように薄膜を次々と
上部に重ねてゆくことを考えると、このような段差によ
ってその上に形成した配線の断線を生じるおそれがあっ
た。
酸化時に体積増加を生じるので、超電導体薄膜パターン
（２ａ）とＮｋ駿化物薄膜（４）との間に段差を生じる
。ジョセフソン素子集積回路装置のように薄膜を次々と
上部に重ねてゆくことを考えると、このような段差によ
ってその上に形成した配線の断線を生じるおそれがあっ
た。
この発明は以上のような点に僑みてなされたもので、酸
イヒすべき薄膜の部分の厚さをあらかじめ薄くしておく
ことによって酸化物部と薄膜パターン部との間に段差の
少ない、表面の平坦表薄膜構造体を得ることを目的とし
ている。
イヒすべき薄膜の部分の厚さをあらかじめ薄くしておく
ことによって酸化物部と薄膜パターン部との間に段差の
少ない、表面の平坦表薄膜構造体を得ることを目的とし
ている。
第２図（＆）〜（Ｑはこの発明の一実施例を説明するた
めのその生簀段階における断面図で、纂１図の従来例と
同等部分は同一符号で示す０ 第２図（ＩＬ）の段階は第１図（ａ）と全く同様で、基
体＋１１の上にＮｌｔ”ｊたはＮｂ化合物−電導体薄膜
（２）を形成し、その上に所望パターンのレジスト層（
３）を形成する。次に第２図（１））に示すようにレジ
スト層（３）のない部分の超電導体薄膜（２）を厚さ方
向に一部削り職る。つづいて、第２図（０）に示すよう
に、レジスト層（３）で横われていない部分の、超電導
体薄ＩＩ （２１を酸化させてＭ１駿化物薄展（４）と
し、レジスタ層（３）で覆われている部分は超電導体薄
膜パターン（２ａ）として残す。このとき超電導体薄膜
は酸化によって体積が増加するが酸化部分はあらかじめ
厚さを薄くしであるので、超電導体薄膜パターン（２ｂ
）とＭｂ酸化物１１１１［（４１との間にＦｉ膜段差殆
んど生ぜず、第２図（ｄ）Ｋ示すように、レジスト層（
３）を除去すると表面の平坦な薄膜構造体が得られる。
めのその生簀段階における断面図で、纂１図の従来例と
同等部分は同一符号で示す０ 第２図（ＩＬ）の段階は第１図（ａ）と全く同様で、基
体＋１１の上にＮｌｔ”ｊたはＮｂ化合物−電導体薄膜
（２）を形成し、その上に所望パターンのレジスト層（
３）を形成する。次に第２図（１））に示すようにレジ
スト層（３）のない部分の超電導体薄膜（２）を厚さ方
向に一部削り職る。つづいて、第２図（０）に示すよう
に、レジスト層（３）で横われていない部分の、超電導
体薄ＩＩ （２１を酸化させてＭ１駿化物薄展（４）と
し、レジスタ層（３）で覆われている部分は超電導体薄
膜パターン（２ａ）として残す。このとき超電導体薄膜
は酸化によって体積が増加するが酸化部分はあらかじめ
厚さを薄くしであるので、超電導体薄膜パターン（２ｂ
）とＭｂ酸化物１１１１［（４１との間にＦｉ膜段差殆
んど生ぜず、第２図（ｄ）Ｋ示すように、レジスト層（
３）を除去すると表面の平坦な薄膜構造体が得られる。
なお、ここで基体１１）というのは単なる絶縁基板であ
る場合の他に、ここで問題にしている薄膜層より下層の
集積回路構造体であってもよい。また、レジスト層をマ
スクとして用いたが、その他の材質のマスク層を用いて
もよい。
る場合の他に、ここで問題にしている薄膜層より下層の
集積回路構造体であってもよい。また、レジスト層をマ
スクとして用いたが、その他の材質のマスク層を用いて
もよい。
そして、上記実施例ではＮｂまたｌｌ１Ｎｂ化合愉超電
導体薄膜のパターン形成の場合を例に挙げたが、他の超
電導体の薄膜、さらに社常電導金属薄膜、また唸半導体
薄腰の場合にもこの発明は全く同様に適用できる。
。
導体薄膜のパターン形成の場合を例に挙げたが、他の超
電導体の薄膜、さらに社常電導金属薄膜、また唸半導体
薄腰の場合にもこの発明は全く同様に適用できる。
。
以上説明したように、この発明では薄膜の酸化すべき部
分をあらかじめその厚さ方向に一部削除しておいた後に
酸化を施すので、酸化のために体積増加を生じて厚さが
増大しても、非酸化部分の厚さとほぼ一致させることが
でき、表面の平坦な薄膜構造が得られる。従って、その
上ＫＪ！に薄膜構造を重ねて形成しても、その上層の薄
膜配線に断線を発生することがない。
分をあらかじめその厚さ方向に一部削除しておいた後に
酸化を施すので、酸化のために体積増加を生じて厚さが
増大しても、非酸化部分の厚さとほぼ一致させることが
でき、表面の平坦な薄膜構造が得られる。従って、その
上ＫＪ！に薄膜構造を重ねて形成しても、その上層の薄
膜配線に断線を発生することがない。
第１図（ａ）〜（Ｃ）はＮ１系ジョセフソン素子集積回
路装置の従来の製造方法を説明するための主要段階にお
ける状Ｓｔ−示す断面図、第２図（、）〜（ｄ）ｔｌ；
ｔこの発明の一実施例を説明するための主要段階におけ
る状ｍｔ示す断面図である。 図−において、（１）は基体、（２）は薄膜、（３）は
レジスト層（マスク層Ｌ（＋＋ｒ！酸化物絶縁層、（２
ａ）は薄膜パターン（非酸化部分）である。 なお、図中同一符号は同一または相ｉ部分を示す０ 第１図 （ｄ） （７） 第２図 （４） ！ （Ａ （（’）
路装置の従来の製造方法を説明するための主要段階にお
ける状Ｓｔ−示す断面図、第２図（、）〜（ｄ）ｔｌ；
ｔこの発明の一実施例を説明するための主要段階におけ
る状ｍｔ示す断面図である。 図−において、（１）は基体、（２）は薄膜、（３）は
レジスト層（マスク層Ｌ（＋＋ｒ！酸化物絶縁層、（２
ａ）は薄膜パターン（非酸化部分）である。 なお、図中同一符号は同一または相ｉ部分を示す０ 第１図 （ｄ） （７） 第２図 （４） ！ （Ａ （（’）
Claims (1)
- 【特許請求の範囲】 ｉｌ＋ 基体の主面上に導電体または半導体からなる
薄膜を形成する第１の工語の薄膜の表面に所望パターン
のマスク層を形成する第２の工程、上記マスク層で慣わ
れていない上記薄膜・の部分をその厚さ方向に所定量削
除する纂３の工程、及び上記マスク層をマスクとして上
記薄膜に酸化を施し上記マスク層で覆われていない上記
薄膜の部分のみを酸化物絶縁層とするとともにその厚さ
を上記マスク層で覆われた上記薄膜の部分の厚さとほぼ
等しくする纂４の工程を有することを特徴とする薄膜構
造の集積回路装置の製造方法。 （２）薄膜が超電導体薄膜であることを特徴とする特許
請求の範囲第１項記載の薄膜構造の集積回路装置の製造
方法。 （３）薄膜が常電導金属薄膜であることを特徴とする特
許請求の範囲第１項記載の薄膜構造の集積−路装置の製
造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052425A JPS58168241A (ja) | 1982-03-29 | 1982-03-29 | 薄膜構造の集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052425A JPS58168241A (ja) | 1982-03-29 | 1982-03-29 | 薄膜構造の集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58168241A true JPS58168241A (ja) | 1983-10-04 |
Family
ID=12914422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57052425A Pending JPS58168241A (ja) | 1982-03-29 | 1982-03-29 | 薄膜構造の集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58168241A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419749B1 (ko) * | 1996-10-22 | 2004-06-04 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
-
1982
- 1982-03-29 JP JP57052425A patent/JPS58168241A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419749B1 (ko) * | 1996-10-22 | 2004-06-04 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS58168241A (ja) | 薄膜構造の集積回路装置の製造方法 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JPS6257263A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP2767104B2 (ja) | 半導体装置の製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61208849A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH03104190A (ja) | 多層配線板およびその製造方法 | |
| JPS60152042A (ja) | 多層配線構造の形成方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS61244078A (ja) | 超伝導線路の作製方法 | |
| JPS59940A (ja) | 半導体装置の製造方法 | |
| JPH0122989B2 (ja) | ||
| JPH0291968A (ja) | メモリ装置の製造方法 | |
| JPH0567687A (ja) | 半導体装置及びその製造方法 | |
| JPS59127850A (ja) | 半導体装置の製造方法 | |
| JPH01128544A (ja) | 半導体装置およびその製造方法 | |
| JPH03291936A (ja) | 半導体装置の製造方法 |