KR100419749B1 - 반도체소자의제조방법 - Google Patents

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 다결정실리콘의 산화시 그 부피가 늘어나는 것을 이용하여 저장전극이 형성되는 셀 지역과 저장전극이 형성되지 않는 페리 지역에서의 단차를 줄여 줌으로써, 후속 금속배선공정을 용이하게 실시할 수 있도록 하여 반도체소자의 수율을 향상시킬 수 있도록 하는 기술이다.

Description

반도체 소자의 제조방법

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자 제조시 다결정실리콘의 산화시 그 부피가 늘어나는 것을 이용하여 셀(cell)부과 페리(peri)부, 즉 주변회로부에서의 단차(topology)를 줄임으로써 후속공정에서의 공정마진을 확보하여 반도체 소자의 제조수율을 향상시킬 수 있는 기술에 관한 것이다.

반도체 소자의 고집적화에 따라 작은 면적에 최대한의 저장전극 용량을 확보하기 위해 많은 노력을 기울이고 있다.

일반적으로 저장전극의 용량(C)은 유전율(ε)과 저장전극의 표면적에 비례하고, 유전막 두께에 반비례하므로 저장전극의 용량을 키우는 방법으로는 여러가지가 있을 수 있다.

이 중 저장전극의 표면적을 증대시키기 위한 방법으로는 많은 다양한 구조의 저장전극 형성방법이 있으며, 또한 현재는 반도체 소자의 면적을 고려하여 높은 면비(High Aspect Ratio)의 저장전극 형성방법을 사용함에 따라 저장전극이 존재하는 셀부와 저장전극이 존재하지 않는 페리부에 큰 단차가 발생하게 된다.

상기 단차는 후속공정인 금속배선 공정에 큰 장애가 되어 공정마진을 줄이게 되는 악 영향을 미치게 되어 반도체 소자의 제조수율을 저하시키게 되는 문제점이 있다.

본 발명은 상기의 문제점을 해결하기 위하여, 다결정실리콘의 산화시 부피가 증가하는 현상을 이용하여 캐패시터가 형성되는 셀부와 형성되지 않는 주변회로부의 단차를 매립함으로써 후속 공정을 용이하게 실시할 수 있도록 공정 마진을 확보할 수 있고 그에 따른 반도체소자의 제조수율을 향상시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.

도 1 내지 도 5 는 본 발명에 따른 반도체 소자 제조공정 단계를 도시한 단면도.

< 도면의 주요부분에 대한 부호의 설명>

1 : 반도체 기판 3 : 셀부

5 : 페리(peri)부 7 : 다결정실리콘층

9 : 질화막 11 : 마스크

13 : 산화막

상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 제조방법은,

캐패시터가 구비되는 셀부와 주변회로부 상에 다결정실리콘층을 소정두께 형성하는 공정과,

상기 다결정실리콘층 상부에 질화막을 소정두께 형성하는 공정과,

상기 셀마스크를 이용한 사진식각공정으로 상기 질화막의 주변회로부 부분을 식각하여 상기 주변회로부의 다결정실리콘층을 노출시키는 공정과,

상기 노출된 다결정실리콘층을 산화시켜 상기 셀부 사이의 주변회로부를 매립하는 산화막을 형성하는 공정과,

상기 질화막을 제거하는 공정을 포함하는 것과,

상기 질화막의 제거 공정은 인산용액을 이용한 습식방법으로 식각하는 것과,

상기 다결정실리콘층의 산화 공정은 수증기 또는 산소 분위기에서 실시하는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 한다.

도 1 내지 도 5 는 본 발명에 따른 반도체 소자의 제조공정단계를 도시한 단면도로서, 셀부와 주변회로부를 동시에 도시한 것이다.

도 1을 참조하면, 반도체 기판(1) 상부에 캐패시터를 형성하여 단차가 높아진 셀부(3)와 상기 캐패시터가 형성되지 않은 주변회로부(5)를 형성한다.

도 2를 참조하면, 상기 셀부(3) 및 주변회로부(4)의 표면 상부에 다결정실리콘층(7)을 일정두께 형성하고 그 상부에 질화막(9)을 일정두께 형성한다.

상기 질화막(9) 상부에 감광막패턴(11)을 형성한다. 이때, 상기 감광막패턴(11)은 셀부만을 도포할 수 있도록 셀마스크(도시안됨)를 이용한 노광및 현상 공정으로 형성한다.

도 3을 참조하면, 상기 감광막패턴(11)을 마스크로 하여 상기 질화막(9)을 습식방법으로 식각하여 주변회로부(5) 상의 다결정실리콘층(7)을 노출시킨다.

상기 감광막패턴(11)이 남아있으면 제거한다.

도 4를 참조하면, 상기 노출된 다결정실리콘층(7)을 산화시켜 산화막(13)을 형성함으로써 상기 셀부(3)와 셀부(3) 사이를 매립하는 산화막(13)을 상기 주변회로부(5)에 형성한다.

이때, 상기 산화공정은 수증기와 산소분위기에서 온도를 조절하며 실시한다.

도 5를 참조하면, 상기 질화막(9)을 인산용액으로 제거하여 상기 셀부(3)와 주변회로부(5)가 평탄화된 형태의 상부구조가 형성된다.

이상에서 상술한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, 다결정실리콘층의 산화 공정을 이용하여 셀부와 주변회로부의 단차를 완화시킴으로써 후속 공정을 용이하게 실시할 수 있도록 공정 마진을 확보할 수 있어 반도체소자의 수율을 향상시킬 수 있는 효과를 제공한다.

Claims (3)

1. 캐패시터가 구비되는 셀부와 주변회로부 상에 다결정실리콘층을 소정 두께 형성하는 공정과,

   상기 다결정실리콘층 상부에 질화막을 소정두께 형성하는 공정과,

   상기 셀마스크를 이용한 사진식각공정으로 상기 질화막의 주변회로부 부분을 식각하여 상기 주변회로부의 다결정실리콘층을 노출시키는 공정과,

   상기 노출된 다결정실리콘층을 산화시켜 상기 셀부 사이의 주변회로부를 매립하는 산화막을 형성하는 공정과,

   상기 질화막을 제거하는 공정을 포함하는 반도체 소자의 제조방법.
2. 제 1 항에 있어서,

   상기 질화막의 제거 공정은 인산용액을 이용한 습식방법으로 식각하는 것을 특징으로 하는 반도체 소자의 제조방법.
3. 제 1 항에 있어서,

   상기 다결정실리콘층의 산화 공정은 수증기 또는 산소 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.