JPH05335510A - 波状素子接点コンデンサおよび波状素子接点コンデンサを形成するための方法 - Google Patents
波状素子接点コンデンサおよび波状素子接点コンデンサを形成するための方法Info
- Publication number
- JPH05335510A JPH05335510A JP4260576A JP26057692A JPH05335510A JP H05335510 A JPH05335510 A JP H05335510A JP 4260576 A JP4260576 A JP 4260576A JP 26057692 A JP26057692 A JP 26057692A JP H05335510 A JPH05335510 A JP H05335510A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capacitor
- alternating layers
- insulating layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title description 13
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 28
- 230000008021 deposition Effects 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 6
- 238000009499 grossing Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 3
- 238000000576 coating method Methods 0.000 claims 3
- 238000007373 indentation Methods 0.000 claims 2
- 239000003989 dielectric material Substances 0.000 abstract description 6
- 230000008020 evaporation Effects 0.000 abstract 4
- 238000001704 evaporation Methods 0.000 abstract 4
- 210000004027 cell Anatomy 0.000 description 31
- 238000009792 diffusion process Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 210000000352 storage cell Anatomy 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005470 impregnation Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 241001364096 Pachycephalidae Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- JKGITWJSGDFJKO-UHFFFAOYSA-N ethoxy(trihydroxy)silane Chemical compound CCO[Si](O)(O)O JKGITWJSGDFJKO-UHFFFAOYSA-N 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 キャパシタンスを増大するために波状素子接
点コンデンサを有するダイナミック・ランダムアクセス
メモリーを提供する。 【構成】 波状素子接触コンデンサは、実質的に異るエ
ッチング速度または選択的に一方から他方へ向う湿潤エ
ッチングのいずれかを有する誘電性材料からなる交互の
層５０、５５を蒸着させることによって作成される。層
は等方性にエッチングされ、波状の側壁を有する空洞が
提供される。拡散多結晶層７０は素子ノードコンデンサ
極板として機能するように蒸着される。誘電層８０の蒸
着を行なった後、上側コンデンサ極板を形成するように
その場拡散多結晶層８５を蒸着させる。抗して形成され
たコンデンサは基板３の接点領域６５に自己整合する素
子ノードコンデンサ極板を有するという特徴を有する。
点コンデンサを有するダイナミック・ランダムアクセス
メモリーを提供する。 【構成】 波状素子接触コンデンサは、実質的に異るエ
ッチング速度または選択的に一方から他方へ向う湿潤エ
ッチングのいずれかを有する誘電性材料からなる交互の
層５０、５５を蒸着させることによって作成される。層
は等方性にエッチングされ、波状の側壁を有する空洞が
提供される。拡散多結晶層７０は素子ノードコンデンサ
極板として機能するように蒸着される。誘電層８０の蒸
着を行なった後、上側コンデンサ極板を形成するように
その場拡散多結晶層８５を蒸着させる。抗して形成され
たコンデンサは基板３の接点領域６５に自己整合する素
子ノードコンデンサ極板を有するという特徴を有する。
Description
【０００１】
【産業上の利用分野】本発明は半導体技術に関するもの
で、より特定すれば、ダイナミック・ランダムアクセス
・メモリー（ＤＲＡＭ）内に使用するためのセル型コン
デンサに関する。
で、より特定すれば、ダイナミック・ランダムアクセス
・メモリー（ＤＲＡＭ）内に使用するためのセル型コン
デンサに関する。
【０００２】
【技術的背景】ＤＲＡＭのメモリーセルは二つの構成要
素よりなる：電界効果型トランジスタ（ＦＥＴ）および
コンデンサである。従来の平板コンデンサを使用するＤ
ＲＡＭセルにおいて、ＦＥＴより平板コンデンサに使用
される表面積の方が多い。このようなＤＲＡＭセルを製
作する上で、ワード線は一般に多結晶シリコン１層をエ
ッチングして作る。シリコン基板の拡散領域は下側のコ
ンデンサ極板（素子ノード）として機能し、それに対し
て多結晶シリコン２は一般に上側コンデンサ極板（セル
側極板）として機能する。
素よりなる：電界効果型トランジスタ（ＦＥＴ）および
コンデンサである。従来の平板コンデンサを使用するＤ
ＲＡＭセルにおいて、ＦＥＴより平板コンデンサに使用
される表面積の方が多い。このようなＤＲＡＭセルを製
作する上で、ワード線は一般に多結晶シリコン１層をエ
ッチングして作る。シリコン基板の拡散領域は下側のコ
ンデンサ極板（素子ノード）として機能し、それに対し
て多結晶シリコン２は一般に上側コンデンサ極板（セル
側極板）として機能する。
【０００３】平板コンデンサは一般に１メガビット程度
までのＤＲＡＭチップでの使用には充分であることが証
明されているが、さらに進化したＤＲＡＭ世代では使用
不可能であると見なされている。メモリーチップ内の部
品密度が上昇するにつれ、セル・コンデンサの寸法の縮
小によって多数の問題が発生する。第１に、通常の背景
放射のアルファ粒子成分がシリコン基板中に正孔・電子
の対を生成し、これが下側コンデンサ極板として機能す
るようになる。この減少は影響を受けたセルコンデンサ
内に保存された荷電を急速に消失させ、「ソフト」エラ
ーを招来する。第２に、検出増幅器差動信号が減少す
る。これにより雑音感受性が悪化し、適切な信号選択能
力を有する検出増幅器の設計がさらに困難になる。第３
に、セルコンデンサの寸法が減少するため、セル・リフ
レッシュ時間が一般に短縮され、リフレッシュ・オーバ
ーヘッドについてさらに頻繁な割り込みが必要とされる
ことになる。そのためＤＲＡＭ設計者の困難な目標は、
セル寸法が縮小するにつれ、製品歩留りを悪化させるま
たは製造工程においてマスク処理および拡散段階の工程
数を大幅に増加させる処理を見直すことなく、セル容量
を増加させるまたは少なくとも維持させることにある。
までのＤＲＡＭチップでの使用には充分であることが証
明されているが、さらに進化したＤＲＡＭ世代では使用
不可能であると見なされている。メモリーチップ内の部
品密度が上昇するにつれ、セル・コンデンサの寸法の縮
小によって多数の問題が発生する。第１に、通常の背景
放射のアルファ粒子成分がシリコン基板中に正孔・電子
の対を生成し、これが下側コンデンサ極板として機能す
るようになる。この減少は影響を受けたセルコンデンサ
内に保存された荷電を急速に消失させ、「ソフト」エラ
ーを招来する。第２に、検出増幅器差動信号が減少す
る。これにより雑音感受性が悪化し、適切な信号選択能
力を有する検出増幅器の設計がさらに困難になる。第３
に、セルコンデンサの寸法が減少するため、セル・リフ
レッシュ時間が一般に短縮され、リフレッシュ・オーバ
ーヘッドについてさらに頻繁な割り込みが必要とされる
ことになる。そのためＤＲＡＭ設計者の困難な目標は、
セル寸法が縮小するにつれ、製品歩留りを悪化させるま
たは製造工程においてマスク処理および拡散段階の工程
数を大幅に増加させる処理を見直すことなく、セル容量
を増加させるまたは少なくとも維持させることにある。
【０００４】４メガビットＤＲＡＭメーカーの多くは非
平板コンデンサに基づくセル設計を行なっている。２種
類の基本的コンデンサ設計が現在使用に供されている。
一つはトレンチ（溝）型コンデンサであり、もう一つは
スタックコンデンサである。両形式の非平板コンデンサ
とも平板コンデンサに比べ製造時のマスキング、拡散、
エッチング段階数を大幅に増加させる必要がある。
平板コンデンサに基づくセル設計を行なっている。２種
類の基本的コンデンサ設計が現在使用に供されている。
一つはトレンチ（溝）型コンデンサであり、もう一つは
スタックコンデンサである。両形式の非平板コンデンサ
とも平板コンデンサに比べ製造時のマスキング、拡散、
エッチング段階数を大幅に増加させる必要がある。
【０００５】トレンチコンデンサにおいて、平板コンデ
ンサの水平方向に対向して、荷電は第１に垂直方向に保
存される。トレンチコンデンサは基板中にエッチングさ
れた溝内部に製造されることから、平板コンデンサ同様
に典型的なトレンチコンデンサもソフトエラーを発生さ
せ得る。さらに、トレンチの設計に固有の他の問題が幾
つか存在する。問題の一つはトレンチ間の荷電漏洩で、
これは隣接トレンチ間の寄生トランジスタ効果により発
生する。もう一つの問題は製造工程の間にトレンチを完
全に清掃するのが困難なことである。トレンチの完全な
清掃の失敗は故障セルを発生させる。
ンサの水平方向に対向して、荷電は第１に垂直方向に保
存される。トレンチコンデンサは基板中にエッチングさ
れた溝内部に製造されることから、平板コンデンサ同様
に典型的なトレンチコンデンサもソフトエラーを発生さ
せ得る。さらに、トレンチの設計に固有の他の問題が幾
つか存在する。問題の一つはトレンチ間の荷電漏洩で、
これは隣接トレンチ間の寄生トランジスタ効果により発
生する。もう一つの問題は製造工程の間にトレンチを完
全に清掃するのが困難なことである。トレンチの完全な
清掃の失敗は故障セルを発生させる。
【０００６】一方、スタックコンデンサの設計はトレン
チ型設計に比べ幾分信頼性が高く製造が簡単であること
が証明されている。典型的なスタックコンデンサの下側
および上側極板は独立した多結晶シリコン層から形成さ
れ、スタックコンデンサは一般に平板またはトレンチコ
ンデンサに比べソフトエラーに対する感受性が低い。ワ
ード線およびディジット線をコンデンサ層の下に配置す
ることにより、また下側層を埋め込み接点を用いて基板
と接触させることにより、メーカー数社はコンデンサの
縦方向の部分が全荷電保持能力に大幅に寄与するスタッ
クコンデンサ設計を作り出している。スタックコンデン
サは一般にセルの全領域（セルのアクセスＦＥＴを含
む）を包括するだけではなく、隣接フィールドの酸化領
域も含み、キャパシタンスは平板セルから利用できるも
の以上に大幅に拡張される。欠点としては、基板接点領
域に対する下側コンデンサ極板の精密な位置合わせが最
も決定的であることから製造工程が複雑になる点であ
る。下側コンデンサ極板と基板接点領域の間の接触量を
最大限にとるのも難しい。
チ型設計に比べ幾分信頼性が高く製造が簡単であること
が証明されている。典型的なスタックコンデンサの下側
および上側極板は独立した多結晶シリコン層から形成さ
れ、スタックコンデンサは一般に平板またはトレンチコ
ンデンサに比べソフトエラーに対する感受性が低い。ワ
ード線およびディジット線をコンデンサ層の下に配置す
ることにより、また下側層を埋め込み接点を用いて基板
と接触させることにより、メーカー数社はコンデンサの
縦方向の部分が全荷電保持能力に大幅に寄与するスタッ
クコンデンサ設計を作り出している。スタックコンデン
サは一般にセルの全領域（セルのアクセスＦＥＴを含
む）を包括するだけではなく、隣接フィールドの酸化領
域も含み、キャパシタンスは平板セルから利用できるも
の以上に大幅に拡張される。欠点としては、基板接点領
域に対する下側コンデンサ極板の精密な位置合わせが最
も決定的であることから製造工程が複雑になる点であ
る。下側コンデンサ極板と基板接点領域の間の接触量を
最大限にとるのも難しい。
【０００７】スタックセルコンデンサは一般に、４メガ
ビット世代で多くの専門家が広く選択していると見なさ
れ、トレンチコンデンサは１６メガビット世代およびそ
れ以上で最良の選択であると見なされている。トレンチ
がアレイの構造に影響することなく容量を増加するため
に深く製作できるためである。
ビット世代で多くの専門家が広く選択していると見なさ
れ、トレンチコンデンサは１６メガビット世代およびそ
れ以上で最良の選択であると見なされている。トレンチ
がアレイの構造に影響することなく容量を増加するため
に深く製作できるためである。
【０００８】
【発明の要約】本発明は最小限の製造工程を用いて高密
度／大容量ＤＲＡＭ製造工程における記憶セル表面領域
を最大限に確保することを目的とする。本発明は４メガ
ビット世代およびそれ以上に適用可能である。表面領域
は基板接点領域に対し位置合わせが最重要課題ではな
く、波状の側壁を有する記憶接点コンデンサを製造する
ことで増加する。処理工程は単純化され、歩留りの向上
によってエラー率が減少する。
度／大容量ＤＲＡＭ製造工程における記憶セル表面領域
を最大限に確保することを目的とする。本発明は４メガ
ビット世代およびそれ以上に適用可能である。表面領域
は基板接点領域に対し位置合わせが最重要課題ではな
く、波状の側壁を有する記憶接点コンデンサを製造する
ことで増加する。処理工程は単純化され、歩留りの向上
によってエラー率が減少する。
【０００９】本発明は各エッチング停止層のブランケッ
ト蒸着で予め保護されている誘電性オーバーレイＦＥＴ
およびワード線の初期層を蒸着および平面化することで
実現される。エッチング停止層を使用することによって
後のコンデンサ領域のパターン整形が決定的ではなくな
る。実際に、マスクは既に製作されたほかの層を障害す
ることなく基板からコンデンサへの接触領域より大きな
領域を決定できる。この特徴により、基板接点へ最大限
のコンデンサが製作可能になり、ＤＲＡＭ装置の寸法を
増加させることなく容量を増加できる。
ト蒸着で予め保護されている誘電性オーバーレイＦＥＴ
およびワード線の初期層を蒸着および平面化することで
実現される。エッチング停止層を使用することによって
後のコンデンサ領域のパターン整形が決定的ではなくな
る。実際に、マスクは既に製作されたほかの層を障害す
ることなく基板からコンデンサへの接触領域より大きな
領域を決定できる。この特徴により、基板接点へ最大限
のコンデンサが製作可能になり、ＤＲＡＭ装置の寸法を
増加させることなく容量を増加できる。
【００１０】実質的に異るエッチング率または選択的に
一方から他方へ向かう湿潤エッチングのいずれかを有す
る誘電性材料の交互の層を蒸着させ、マスクしてエッチ
ングを行なうことで記憶接点コンデンサ形成のための決
定的ではない開口を形成することが出来る。
一方から他方へ向かう湿潤エッチングのいずれかを有す
る誘電性材料の交互の層を蒸着させ、マスクしてエッチ
ングを行なうことで記憶接点コンデンサ形成のための決
定的ではない開口を形成することが出来る。
【００１１】湿潤エッチングがこの後実施される。一つ
以上の形式の蒸着層が湿潤エッチングにより消費される
ことから、将来のコンデンサを形成する開口部は波状の
側壁を有する。波状側壁はコンデンサ形成により影響さ
れるＤＲＡＭ領域を最小限としつつキャパシタンスを増
加させる。
以上の形式の蒸着層が湿潤エッチングにより消費される
ことから、将来のコンデンサを形成する開口部は波状の
側壁を有する。波状側壁はコンデンサ形成により影響さ
れるＤＲＡＭ領域を最小限としつつキャパシタンスを増
加させる。
【００１２】セルを構成する開口におけるエッチング停
止層の除去後、記憶ノードコンデンサ平板と、誘電性お
よび上側コンデンサ平板を含むコンデンサ層がブランケ
ット蒸着される。こうして得られたコンデンサは、接点
領域に自己整合する側壁とコアを有するプラグである。
コアと側壁は基板上部表面に対し実質的に垂直である。
フィンガは誘電性が湿潤エッチングによって消費された
コアへ垂直に延在する。フィンガはうねりに有効に作用
する。
止層の除去後、記憶ノードコンデンサ平板と、誘電性お
よび上側コンデンサ平板を含むコンデンサ層がブランケ
ット蒸着される。こうして得られたコンデンサは、接点
領域に自己整合する側壁とコアを有するプラグである。
コアと側壁は基板上部表面に対し実質的に垂直である。
フィンガは誘電性が湿潤エッチングによって消費された
コアへ垂直に延在する。フィンガはうねりに有効に作用
する。
【００１３】処理は接点プラグおよび相互接続線の形成
によって完了する。
によって完了する。
【００１４】本発明によりセル寸法１．６平方μｍを有
する記憶セルと８．６平方μｍのコンデンサが得られ
る。
する記憶セルと８．６平方μｍのコンデンサが得られ
る。
【００１５】
【実施例】本発明は基板接点領域との位置合わせが決定
的ではなく、波状側壁を有する記憶コンデンサを実現す
ることにより高密度／大容量ＤＲＡＭ製造工程において
記憶セル表面領域を最大限に確保することを目的として
いる。工程の手順は図１から図１７に図示してある。
的ではなく、波状側壁を有する記憶コンデンサを実現す
ることにより高密度／大容量ＤＲＡＭ製造工程において
記憶セル表面領域を最大限に確保することを目的として
いる。工程の手順は図１から図１７に図示してある。
【００１６】各セルのコンデンサはセル内の埋め込み接
点と接触をなし、一方コンデンサは隣接セルの活動領域
へ延出する。アレイ内の各活動層はそれぞれが薄い酸化
膜によって絶縁されている。活動領域は相互に指状の桁
で、相互に指状をなさない列として、または縦横の両方
向に単に並列および直線状の配置ができる。活動領域は
活動金属酸化膜半導体（ＭＯＳ）トランジスタを形成す
るために使用され、これらは所望する用途にしたがって
ＮＭＯＳまたはＰＭＯＳ型電界効果型トランジスタ（Ｆ
ＥＴ）として蒸着され得るものである。
点と接触をなし、一方コンデンサは隣接セルの活動領域
へ延出する。アレイ内の各活動層はそれぞれが薄い酸化
膜によって絶縁されている。活動領域は相互に指状の桁
で、相互に指状をなさない列として、または縦横の両方
向に単に並列および直線状の配置ができる。活動領域は
活動金属酸化膜半導体（ＭＯＳ）トランジスタを形成す
るために使用され、これらは所望する用途にしたがって
ＮＭＯＳまたはＰＭＯＳ型電界効果型トランジスタ（Ｆ
ＥＴ）として蒸着され得るものである。
【００１７】図１を参照すると、シリコン基板３上に実
質的に平坦な領域酸化部分１および将来の活動領域２
（これらの基板領域は領域酸化物で被覆されない）を生
成するための従来の局部的シリコン酸化（ＬＯＣＯＳ）
または特殊なＬＯＣＯＳ処理を施した後の工程中のＤＲ
ＡＭセルの断面図が示してある。領域酸化の生成は、シ
リコン酸化物の熱成長する誘電層４に先行する。図示し
たセルは同じに製造されメモリーアレイを含む多数のセ
ルの一つである。領域酸化部分１および誘電層４の生成
に続き、第一の導電性拡散多結晶層１０、金属シリカ層
１５、および厚い窒化層２０が蒸着される。これらの層
はパターンに区切られてエッチングされ、ワード線２１
および電界効果型トランジスタ（ＦＥＴ）を形成する。
導電性の拡散多結晶層１０はＦＥＴのゲート領域を形成
し、軽く拡散しているソース／ドレイン領域２５および
強く拡散したソース／ドレイン領域３０から誘電層４に
よって絶縁される。軽く拡散したソース／ドレイン領域
２５は硫黄注入を用いて生成される。二酸化シリコン緩
衝層の蒸着、含浸、および反応イオンエッチング（ＲＩ
Ｅ）は強く拡散したソース／ドレイン領域３０を生成す
るために使用されるヒ素注入をオフセットする主スペー
サー３５を生成している。
質的に平坦な領域酸化部分１および将来の活動領域２
（これらの基板領域は領域酸化物で被覆されない）を生
成するための従来の局部的シリコン酸化（ＬＯＣＯＳ）
または特殊なＬＯＣＯＳ処理を施した後の工程中のＤＲ
ＡＭセルの断面図が示してある。領域酸化の生成は、シ
リコン酸化物の熱成長する誘電層４に先行する。図示し
たセルは同じに製造されメモリーアレイを含む多数のセ
ルの一つである。領域酸化部分１および誘電層４の生成
に続き、第一の導電性拡散多結晶層１０、金属シリカ層
１５、および厚い窒化層２０が蒸着される。これらの層
はパターンに区切られてエッチングされ、ワード線２１
および電界効果型トランジスタ（ＦＥＴ）を形成する。
導電性の拡散多結晶層１０はＦＥＴのゲート領域を形成
し、軽く拡散しているソース／ドレイン領域２５および
強く拡散したソース／ドレイン領域３０から誘電層４に
よって絶縁される。軽く拡散したソース／ドレイン領域
２５は硫黄注入を用いて生成される。二酸化シリコン緩
衝層の蒸着、含浸、および反応イオンエッチング（ＲＩ
Ｅ）は強く拡散したソース／ドレイン領域３０を生成す
るために使用されるヒ素注入をオフセットする主スペー
サー３５を生成している。
【００１８】図示したようなＦＥＴ２２およびワード線
２１の形成が望ましいが、他の製造方法もまた実現可能
で、恐らく同等に活用可能である。以下の段階は本発明
の記憶コンデンサを生成するための好適実施例の方法を
表す。
２１の形成が望ましいが、他の製造方法もまた実現可能
で、恐らく同等に活用可能である。以下の段階は本発明
の記憶コンデンサを生成するための好適実施例の方法を
表す。
【００１９】図２において、一致したエッチング停止層
４０はブランケット蒸着される。子のエッチング停止層
４０は以降のエッチング段階の間にエッチング停止作用
を行なう。エッチング停止作用の実行に適切な材料に
は、アルミニウム酸化物、アルミニウム窒化物、シリコ
ンカーバイド、バリウム酸化物、および何らかのエッチ
ング停止セラミック材料が含まれる。
４０はブランケット蒸着される。子のエッチング停止層
４０は以降のエッチング段階の間にエッチング停止作用
を行なう。エッチング停止作用の実行に適切な材料に
は、アルミニウム酸化物、アルミニウム窒化物、シリコ
ンカーバイド、バリウム酸化物、および何らかのエッチ
ング停止セラミック材料が含まれる。
【００２０】図３においてシリコン酸化物を含むことが
望ましい誘電層４５はそれまでに形成された全ての構造
を被覆するように蒸着される。誘電層４５は平滑化され
る。化学的機械的研磨（ＣＭＰ）は平滑化における好適
方法である。
望ましい誘電層４５はそれまでに形成された全ての構造
を被覆するように蒸着される。誘電層４５は平滑化され
る。化学的機械的研磨（ＣＭＰ）は平滑化における好適
方法である。
【００２１】図４において平滑化された誘電層は、選択
的に一方から他方に向う湿潤エッチングを有する誘電性
材料の交互の層で被覆される。ＳｉＯ2 、遅いエッチン
グ層５０、Ｓｉ3 Ｎ4 、速いエッチング層５５が好適誘
電体であるが、オゾン４エチルオルソシリカ酸（ＴＥＯ
Ｓ）およびＰＴＥＯＳまたはその他の組合わせを用いる
こともできる。多結晶シリコン薄膜を交替層の一つとし
て用いることが出来る。この場合、後のエッチングの間
に層を露光した後で酸化段階が必要となる。
的に一方から他方に向う湿潤エッチングを有する誘電性
材料の交互の層で被覆される。ＳｉＯ2 、遅いエッチン
グ層５０、Ｓｉ3 Ｎ4 、速いエッチング層５５が好適誘
電体であるが、オゾン４エチルオルソシリカ酸（ＴＥＯ
Ｓ）およびＰＴＥＯＳまたはその他の組合わせを用いる
こともできる。多結晶シリコン薄膜を交替層の一つとし
て用いることが出来る。この場合、後のエッチングの間
に層を露光した後で酸化段階が必要となる。
【００２２】図５において、フォトレジストマスク５９
は、強く拡散した領域３０の埋め込み接点領域と製作さ
れたコンデンサの後の接触のために決定的ではないメモ
リーセルの位置を決定する。図５では誘電層５０、５
５、４５はＲＩＥエッチングされており、開口６０を形
成する。マスクの位置合わせは先行するエッチング停止
層４０の蒸着により決定的でなくなる。マスク５９は既
に形成された構造の統合性を妥協することなく広い開口
６０を決定する。開口６０が広く出来るためコンデンサ
製作で利用可能な基板接触領域および縦方向の領域が最
大限に確保され、これによってキャパシタンスを増大す
る。キャパシタンスの増加に加え、エラー率が低下し、
歩留りが向上する。パターンで決定的な直径（Ｃ．
Ｄ．）を最小限にするために最適ポリマースペーサー技
術を用いる。
は、強く拡散した領域３０の埋め込み接点領域と製作さ
れたコンデンサの後の接触のために決定的ではないメモ
リーセルの位置を決定する。図５では誘電層５０、５
５、４５はＲＩＥエッチングされており、開口６０を形
成する。マスクの位置合わせは先行するエッチング停止
層４０の蒸着により決定的でなくなる。マスク５９は既
に形成された構造の統合性を妥協することなく広い開口
６０を決定する。開口６０が広く出来るためコンデンサ
製作で利用可能な基板接触領域および縦方向の領域が最
大限に確保され、これによってキャパシタンスを増大す
る。キャパシタンスの増加に加え、エラー率が低下し、
歩留りが向上する。パターンで決定的な直径（Ｃ．
Ｄ．）を最小限にするために最適ポリマースペーサー技
術を用いる。
【００２３】図６において誘電層５０および５５は選択
的にまた等方性にエッチングされる。エッチングはＳｉ
3 Ｎ4 を含む速いエッチング層５５を消費し、波状の側
壁６１を形成する。うねりは開口６０から垂直に延出し
それぞれが対抗する方向に延出する水平補助フィンガを
有するフィンガ６２に類似する。たとえば、フィンガ６
２ａおよび６２ｂは補助である。この等方性エッチング
およびＲＩＥエッチングの間に、エッチング停止層４０
は多結晶シリコンへの接点の自己整合を行ないエッチン
グ停止層として機能する。多結晶シリコンが交替層の一
つに選択されている場合、酸化処理が等方性エッチング
の後でエッチング停止層のエッチングの前に実施される
必要がある。
的にまた等方性にエッチングされる。エッチングはＳｉ
3 Ｎ4 を含む速いエッチング層５５を消費し、波状の側
壁６１を形成する。うねりは開口６０から垂直に延出し
それぞれが対抗する方向に延出する水平補助フィンガを
有するフィンガ６２に類似する。たとえば、フィンガ６
２ａおよび６２ｂは補助である。この等方性エッチング
およびＲＩＥエッチングの間に、エッチング停止層４０
は多結晶シリコンへの接点の自己整合を行ないエッチン
グ停止層として機能する。多結晶シリコンが交替層の一
つに選択されている場合、酸化処理が等方性エッチング
の後でエッチング停止層のエッチングの前に実施される
必要がある。
【００２４】図７において、先行する等方性エッチング
の間に露光されたエッチング停止層４０がＢＣｌ3 加Ｃ
ｌ2 による乾式エッチングまたは、エッチング停止層４
０がＡｌ2 Ｏ3 の場合はＨ3 ＰＯ4 を用いる湿潤エッチ
ングで除去される。エッチング停止層のエッチングは誘
電層４５、５０、５５または主スペーサー３５のいずれ
の統合性にも影響することなく実施される。エッチング
停止層４０のエッチングは基板を露出させ、これによっ
てコンデンサが形成し得る埋め込み接点領域６５が提供
される。
の間に露光されたエッチング停止層４０がＢＣｌ3 加Ｃ
ｌ2 による乾式エッチングまたは、エッチング停止層４
０がＡｌ2 Ｏ3 の場合はＨ3 ＰＯ4 を用いる湿潤エッチ
ングで除去される。エッチング停止層のエッチングは誘
電層４５、５０、５５または主スペーサー３５のいずれ
の統合性にも影響することなく実施される。エッチング
停止層４０のエッチングは基板を露出させ、これによっ
てコンデンサが形成し得る埋め込み接点領域６５が提供
される。
【００２５】図８において、拡散多結晶層７０が蒸着さ
れている。拡散多結晶層は素子ノードコンデンサ極板７
０として機能し、拡散によって素子ノードコンデンサ極
板の誘電計数を増大する。素子ノードコンデンサ極板の
領域は縦方向のトレンチ内に作られた素子ノードコンデ
ンサ極板の領域上で大幅に増大する。この増加領域はＤ
ＲＡＭ装置のダイの寸法を増加させることなしに実施さ
れる。領域内の増加はキャパシタンスにおける正比例の
増加をもたらす。
れている。拡散多結晶層は素子ノードコンデンサ極板７
０として機能し、拡散によって素子ノードコンデンサ極
板の誘電計数を増大する。素子ノードコンデンサ極板の
領域は縦方向のトレンチ内に作られた素子ノードコンデ
ンサ極板の領域上で大幅に増大する。この増加領域はＤ
ＲＡＭ装置のダイの寸法を増加させることなしに実施さ
れる。領域内の増加はキャパシタンスにおける正比例の
増加をもたらす。
【００２６】図９において、拡散多結晶層７０はパター
ンが作られてエッチングされ、同じに製作された複数の
素子コンデンサの下側コンデンサ極板を相互に絶縁する
ための開口７５を形成する。
ンが作られてエッチングされ、同じに製作された複数の
素子コンデンサの下側コンデンサ極板を相互に絶縁する
ための開口７５を形成する。
【００２７】図１０において、コンデンサセル誘電層８
０（セラミック）が蒸着され、その場拡散の多結晶層が
上側コンデンサ極板８５を形成するように蒸着される。
セルの誘電層８０はＳｉ3 Ｎ4 が望ましい。その場拡散
多結晶層はコンデンサに正孔も充填する。さらに厚い蒸
着を続けて行ない硫黄による拡散が行なわれる場合は、
非その場拡散多結晶層を用いることもできる。いずれの
場合も、拡散が抗して形成されたコンデンサ極板の誘電
定数を増加させる。
０（セラミック）が蒸着され、その場拡散の多結晶層が
上側コンデンサ極板８５を形成するように蒸着される。
セルの誘電層８０はＳｉ3 Ｎ4 が望ましい。その場拡散
多結晶層はコンデンサに正孔も充填する。さらに厚い蒸
着を続けて行ない硫黄による拡散が行なわれる場合は、
非その場拡散多結晶層を用いることもできる。いずれの
場合も、拡散が抗して形成されたコンデンサ極板の誘電
定数を増加させる。
【００２８】図１１において、絶縁材料９０が蒸着さ
れ、上側コンデンサ極板８５を続けて形成された相互接
続線から絶縁するために、上側コンデンサ極板を被覆す
る。好適絶縁材料はＳｉＯ2 である。
れ、上側コンデンサ極板８５を続けて形成された相互接
続線から絶縁するために、上側コンデンサ極板を被覆す
る。好適絶縁材料はＳｉＯ2 である。
【００２９】図１２において、処理層がエッチング停止
層４０上のＳｉ3 Ｎ4 の誘電層８０への選択性を有する
ＲＩＥを用いてエッチングされ、マスク９５によって実
質的に決まる開口９４を形成する。図１３に示した上面
図は、マスク９５が接触プラグを形成し得る開口９４の
ための特定領域を決定することを示したものである。破
線１００は図１２に示した断面を表す。
層４０上のＳｉ3 Ｎ4 の誘電層８０への選択性を有する
ＲＩＥを用いてエッチングされ、マスク９５によって実
質的に決まる開口９４を形成する。図１３に示した上面
図は、マスク９５が接触プラグを形成し得る開口９４の
ための特定領域を決定することを示したものである。破
線１００は図１２に示した断面を表す。
【００３０】図１４において、開口９４の側面が酸化さ
れ、露出した多結晶層を絶縁層１０５で絶縁する。エッ
チング停止層４０は基板３の酸化を防止する。絶縁材料
９０の何らかの酸化は非決定的である。第２属金属が接
地接続に使用されている場合上側極板の露光／エッチン
グ段階を省略することが可能である。
れ、露出した多結晶層を絶縁層１０５で絶縁する。エッ
チング停止層４０は基板３の酸化を防止する。絶縁材料
９０の何らかの酸化は非決定的である。第２属金属が接
地接続に使用されている場合上側極板の露光／エッチン
グ段階を省略することが可能である。
【００３１】図１５において、エッチング停止層４０は
開口９４のソース／ドレイン領域２５を被覆しており、
抽出されることで（含浸処理によって）ソース／ドレイ
ン領域２５を露出する。エッチング停止層４０の除去
後、金属化処理を開始する。多数の金属化処理の内の一
つが本発明を毀損することなく実現できるが、以下に示
す処理段階が望ましい。
開口９４のソース／ドレイン領域２５を被覆しており、
抽出されることで（含浸処理によって）ソース／ドレイ
ン領域２５を露出する。エッチング停止層４０の除去
後、金属化処理を開始する。多数の金属化処理の内の一
つが本発明を毀損することなく実現できるが、以下に示
す処理段階が望ましい。
【００３２】図１６は開口内へのタングステンプラグ１
１０の蒸着および平滑化である。
１０の蒸着および平滑化である。
【００３３】図１７はタングステンプラグ１１０を接続
するための導電性相互接続線１１５の製作である。
するための導電性相互接続線１１５の製作である。
【００３４】図１８は顕微鏡写真のグレースケール表現
による断面図で、本発明の波状素子接続コンデンサが示
してある。誘電材料の交互の層のエッチングで本発明の
波状の特徴１４０が形成される。誘電層１４５は素子ノ
ードコンデンサ極板１５０と上側コンデンサ極板１５５
の間に挟まれている。
による断面図で、本発明の波状素子接続コンデンサが示
してある。誘電材料の交互の層のエッチングで本発明の
波状の特徴１４０が形成される。誘電層１４５は素子ノ
ードコンデンサ極板１５０と上側コンデンサ極板１５５
の間に挟まれている。
【図１】部分的に処理した半導体ウエハの一部分の断面
図で、シリコン基板上に形成された電界効果型トランジ
スタ（ＦＥＴ）およびワード線を示す。
図で、シリコン基板上に形成された電界効果型トランジ
スタ（ＦＥＴ）およびワード線を示す。
【図２】エッチング停止層のブランケット蒸着後の図１
のウエハ部分の断面図である。
のウエハ部分の断面図である。
【図３】誘電層のブランケット蒸着の平滑化を行なった
図２のウエハ部分の断面図である。
図２のウエハ部分の断面図である。
【図４】選択的に一方から他方へ向う湿潤エッチングを
有する誘電性材料の交互の層の蒸着を行なった後の図３
のウエハ部分の断面図である。
有する誘電性材料の交互の層の蒸着を行なった後の図３
のウエハ部分の断面図である。
【図５】メモリーセル配置のマスクおよびエッチングを
行なった後の図４のウエハ部分の断面図である。
行なった後の図４のウエハ部分の断面図である。
【図６】誘電層の等方性エッチングを行なった後の図５
のウエハ部分の断面図である。
のウエハ部分の断面図である。
【図７】エッチング停止層除去後の図６のウエハ部分の
断面図である。
断面図である。
【図８】拡散多結晶層の蒸着後の図７のウエハ部分の断
面図である。
面図である。
【図９】拡散多結晶層のマスクおよびエッチングを行な
った後の図８のウエハ部分の断面図である。
った後の図８のウエハ部分の断面図である。
【図１０】セル誘電層および上側コンデンサ平板の蒸着
後の図９のウエハ部分の断面図である。
後の図９のウエハ部分の断面図である。
【図１１】絶縁材料の蒸着後の図１０のウエハ部分の断
面図である。
面図である。
【図１２】エッチング停止材料まででこれ以外の処理層
のマスクおよびエッチングを行なった後の図１１のウエ
ハ部分の断面図である。
のマスクおよびエッチングを行なった後の図１１のウエ
ハ部分の断面図である。
【図１３】図１２のウエハ部分の平面図で、図１２に示
したマスクおよびエッチングによって提供された開口部
を示す。
したマスクおよびエッチングによって提供された開口部
を示す。
【図１４】図１２に示した開口部の側面の酸化後の図１
２のウエハ部分の断面図である。
２のウエハ部分の断面図である。
【図１５】図１２に示した開口底部のエッチング停止層
除去後の図１４のウエハ部分の断面図である。
除去後の図１４のウエハ部分の断面図である。
【図１６】タングステンプラグ形成後の図１５のウエハ
部分の断面図である。
部分の断面図である。
【図１７】導電性相互接続線の形成後の図１６のウエハ
部分の断面図である。
部分の断面図である。
【図１８】本発明の方法によって製作された本発明の波
状記憶接点コンデンサを示す顕微鏡断面図である。
状記憶接点コンデンサを示す顕微鏡断面図である。
１ 領域酸化部分 ３ 基板 ２１ ワード線 ２２ ＦＥＴ ３０ ソース／ドレイン領域 ４０ エッチング停止層 ４５ 誘電層 ５０ エッチング層 ５５ エッチング層 ６０ 開口 ６１ 側壁 ６５ 接点領域 ７０ 拡散多結晶層 ８０ コンデンサセル誘電層 ８５ コンデンサ極板
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年５月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図１８
【補正方法】変更
【補正内容】
【図１８】本発明の方法によって基板上に形成された微
細なパターン写真を表わす本発明の波状記憶接点コンデ
ンサの顕微鏡断面写真である。
細なパターン写真を表わす本発明の波状記憶接点コンデ
ンサの顕微鏡断面写真である。
フロントページの続き (72)発明者 デイビッド・エイ・キャセイ アメリカ合衆国、83703 アイダホ州、ボ イーズ、アパートメント 304、ウィスラ ーレーン 3374
Claims (10)
- 【請求項１】 半導体装置内に少なくとも一つのコンデ
ンサを形成するための方法であって、 ａ）エッチング停止層（４０）を形成して予め作成して
ある構造（２１、２２）および上記半導体装置の基板
（３）を被覆することと、 ｂ）エッチング可能な材料による交互の層（５０、５
５）を、相互に接触するように形成して、接触を有する
上記層が実質的に異るエッチング率を有するようになす
ことと、 ｃ）上記基板（３）の接点領域（６５）を被覆する上記
エッチング停止層（４０）の少なくとも一部を露光する
ために上記交互の層（５０、５５）内に開口（６０）を
設けることと、 ｄ）上記交互の層（５０、５５）のエッチングにおい
て、速いエッチング速度を有する上記交互の層（５０、
５５）が遅いエッチング速度を有する上記交互の層（５
０、５５）より実質的に多く消費されるようになすこと
と、 ｅ）上記接点領域（３０）を露光するために上記エッチ
ング停止層（４０）を除去することと、 ｆ）上記交互の層（５０、５５）と上記接点領域（６
５）を接続するための第１の導電層（７０）を設け、上
記第１の導電層（７０）が第１のコンデンサ極板を形成
するようになすことと、 ｇ）上記第１の導電層（７０）を接続するための誘電層
（８０）を形成することと、 ｈ）上記誘電層（８０）を接続するための第２の導電層
（８５）を設け、上記第２の誘電層（８５）が第２のコ
ンデンサ極板を形成するようになすことよりなることを
特徴とする方法。 - 【請求項２】 ａ）上記エッチング停止層（４０）の上
記蒸着に続けてまた上記交互の層（５０、５５）の蒸着
に先立ち、絶縁層（４５）を蒸着させることで、上記交
互の層（５０、５５）が実質的に上記絶縁層（４５）上
で選択的にエッチング可能であるようになし、上記絶縁
層（４５）が上記エッチング停止層（４０）を被覆しま
た上記予め作成してある構造（２１、２２）の間のへこ
みを充填するようになすことと、 ｂ）上記絶縁層（４５）を平滑化することを更に含むこ
とを特徴とする請求項１に記載の方法。 - 【請求項３】 上記開口（６０）の上記作成はさらに、
上記基板（３）の上記接触領域（６５）を被覆する上記
エッチング停止層（４０）を露光するために、上記交互
の層（５０、５５）および上記絶縁層（４５）をエッチ
ングすることを含み、上記エッチングで上記絶縁層（４
５）並びに上記交互の層（５０、５５）内に側壁を形成
し、上記側壁が実質的に上記基板（３）の上部表面に垂
直であることを含むことを特徴とする請求項２に記載の
方法。 - 【請求項４】 上記交互の層の上記エッチングが少なく
とも上記側壁（６１）内に一つのうねりを形成すること
を特徴とする請求項３に記載の方法。 - 【請求項５】 上記第１の導電層（７０）の上記作成は
さらに、上記絶縁層（４５）と、上記交互の層（５０、
５５）と、上記接点領域（６５）を接触させるための上
記第１の導電層（７０）の蒸着を含むことを特徴とする
請求項２に記載の方法。 - 【請求項６】 上記エッチング停止層（４０）がアルミ
ニウム酸化物、アルミニウム窒化物、シリコン炭化物、
バリウム酸化物、およびセラミックを含む素材群から選
択されることを含む請求項１に記載の方法。 - 【請求項７】 上記交互の層（５０、５５）の蒸着は更
に、第１の誘電層（５５）および第２の誘電層（５０）
の交互の蒸着を含むことを特徴とする請求項２に記載の
方法。 - 【請求項８】 上記第１の誘電層（５５）が上記第２の
誘電層（５０）より速いエッチング速度を有し上記絶縁
層（４５）を被覆しまた接触させるように最初に蒸着さ
れることを特徴とする請求項７に記載の方法。 - 【請求項９】 上記第１の誘電層（５５）がＳｉ3 Ｎ4
であり上記第２の誘電層（５０）がＳｉＯ2 であること
を特徴とする請求項８に記載の方法。 - 【請求項１０】 一つの半導体装置内に複数のコンデン
サを形成するための方法であって、 ａ）予め作成してある構造（２１、２２）および上記半
導体装置の基板（３）を被覆するようにエッチング停止
層（４０）を蒸着させることと、 ｂ）上記エッチング停止層（４０）を被覆し、かつ上記
予め作成してある構造（２１、２２）の間のへこみを充
填するように絶縁層（４５）を蒸着させることと、 ｃ）上記絶縁層（４５）を平滑化することと、 ｄ）相互に接触させてエッチング可能な材料の交互の層
（５０、５５）を蒸着させ、接触を有する上記層が実質
的に異るエッチング速度を有し、上記交互の層（５０、
５５）が上記絶縁層（４５）を被覆し、上記交互の層
（５０、５５）が上記絶縁層（４５）の上で実質的に選
択的にエッチング可能であるようになすことと、 ｅ）上記絶縁層（４５）および上記交互の層（５０、５
５）の複数部分を保護するために、上記交互の層（５
０、５５）をパターンを作ってあるフォトレジストでマ
スキングすることで開口を設けることと、 ｆ）上記開口（６０）を形成し、上記開口（６０）のそ
れぞれで上記基板（３）の接点領域（６５）の少なくと
も一部を被覆する上記エッチング停止層（４０）を露光
するために、上記絶縁層（４５）および上記交互の層
（５０、５５）をエッチングして、上記開口（６０）が
上記絶縁層と上記交互の層による側壁を有し、上記側壁
が実質的に上記基板の上部表面に対し垂直となすこと
と、 ｇ）上記絶縁層上の上記交互の層（５０、５５）を選択
的にエッチングすることにおいて、速いエッチング速度
を有する上記交互の層（５０、５５）が遅いエッチング
速度を有する上記交互の層（５０、５５）より実質的に
多く消費され、上記エッチングが上記側壁（６１）にう
ねりを形成するようになすことと、 ｈ）上記接点領域（６５）を露光するために上記エッチ
ング停止層（４０）をエッチングすることと、 ｉ）上記交互の層（５０、５５）と、上記絶縁層（４
５）と、上記接点領域（６５）が接触するように第１の
コンデンサ層（７０）をブランケット蒸着させること
と、 ｊ）上記第１のコンデンサ層（７０）をマスキングし、
上記マスキングで複数のコンデンサ領域を設けること
と、 ｋ）上記複数のコンデンサそれぞれについて上記第１の
コンデンサ層が個々の第１のコンデンサ極板に分割され
るように上記第１のコンデンサ層（７０）をエッチング
することと、 ｌ）少なくとも上記個々の第１のコンデンサ極板を被覆
するように誘電層（８０）をブランケット蒸着させるこ
とと、 ｍ）上記誘電層（８０）を被覆するように第２のコンデ
ンサ層（８５）をブランケット被覆することで、上記第
２のコンデンサ層（８５）が上記複数のコンデンサそれ
ぞれの第２のコンデンサ極板を形成し、上記複数のコン
デンサそれぞれの上記第２のコンデンサ極板が相互に電
気的に連通することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/755,985 US5240871A (en) | 1991-09-06 | 1991-09-06 | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
| US755985 | 2001-01-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335510A true JPH05335510A (ja) | 1993-12-17 |
| JP3320794B2 JP3320794B2 (ja) | 2002-09-03 |
Family
ID=25041531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26057692A Expired - Fee Related JP3320794B2 (ja) | 1991-09-06 | 1992-09-04 | 波状素子接点コンデンサを形成するための方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5240871A (ja) |
| JP (1) | JP3320794B2 (ja) |
| DE (1) | DE4229363C2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1093042A (ja) * | 1996-09-13 | 1998-04-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH11186524A (ja) * | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000503812A (ja) * | 1996-09-30 | 2000-03-28 | シーメンス アクチエンゲゼルシヤフト | 集積半導体メモリ装置の製造方法 |
| JP2000164825A (ja) * | 1998-06-09 | 2000-06-16 | Shijie Xianjin Integrated Circuit Co Ltd | 高密度ｄｒａｍキャパシター構造の製造方法 |
| JP2001085636A (ja) * | 1999-08-25 | 2001-03-30 | Samsung Electronics Co Ltd | 高容量を有するキャパシタ製造方法およびこれを利用した半導体装置の製造方法 |
| JP2002237525A (ja) * | 1995-01-31 | 2002-08-23 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| JP2004533106A (ja) * | 2000-10-05 | 2004-10-28 | モトローラ・インコーポレイテッド | 半導体部品の製造方法およびその半導体部品 |
| US7795147B2 (en) | 1995-01-31 | 2010-09-14 | Fujitsu Semiconductor Limited | Semiconductor storage device and method for fabricating the same |
| JP2012089902A (ja) * | 1995-01-31 | 2012-05-10 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2017108131A (ja) * | 2015-12-02 | 2017-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5244842A (en) * | 1991-12-17 | 1993-09-14 | Micron Technology, Inc. | Method of increasing capacitance by surface roughening in semiconductor wafer processing |
| US5849632A (en) * | 1991-08-30 | 1998-12-15 | Micron Technology, Inc. | Method of passivating semiconductor wafers |
| US5573967A (en) * | 1991-12-20 | 1996-11-12 | Industrial Technology Research Institute | Method for making dynamic random access memory with fin-type stacked capacitor |
| JPH06260609A (ja) * | 1992-06-10 | 1994-09-16 | Mitsubishi Electric Corp | 筒型キャパシタを有する半導体記憶装置およびその製造方法 |
| KR960003004B1 (ko) * | 1992-10-07 | 1996-03-02 | 금성일렉트론주식회사 | 반도체 메모리셀의 캐패시터 전극 제조방법 |
| US5411909A (en) * | 1993-02-22 | 1995-05-02 | Micron Technology, Inc. | Method of forming a planar thin film transistor |
| US5534743A (en) * | 1993-03-11 | 1996-07-09 | Fed Corporation | Field emission display devices, and field emission electron beam source and isolation structure components therefor |
| KR0131743B1 (ko) * | 1993-12-28 | 1998-04-15 | 김주용 | 디램셀의 저장전극 형성방법 |
| US5436186A (en) * | 1994-04-22 | 1995-07-25 | United Microelectronics Corporation | Process for fabricating a stacked capacitor |
| US5436188A (en) * | 1994-04-26 | 1995-07-25 | Industrial Technology Research Institute | Dram cell process having elk horn shaped capacitor |
| JP4417439B2 (ja) * | 1994-06-29 | 2010-02-17 | フリースケール セミコンダクター インコーポレイテッド | エッチング・ストップ層を利用する半導体装置構造とその方法 |
| KR0154161B1 (ko) * | 1994-06-30 | 1998-10-15 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| US5763286A (en) * | 1994-09-14 | 1998-06-09 | Micron Semiconductor, Inc. | Process for manufacturing a DRAM capacitor having an annularly-grooved, cup-shaped storage-node plate which stores charge on inner and outer surfaces |
| DE19527023C1 (de) * | 1995-07-24 | 1997-02-27 | Siemens Ag | Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung |
| US5518948A (en) * | 1995-09-27 | 1996-05-21 | Micron Technology, Inc. | Method of making cup-shaped DRAM capacitor having an inwardly overhanging lip |
| JP2785766B2 (ja) * | 1995-09-29 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5783470A (en) * | 1995-12-14 | 1998-07-21 | Lsi Logic Corporation | Method of making CMOS dynamic random-access memory structures and the like |
| KR970077676A (ko) * | 1996-05-31 | 1997-12-12 | 윌리엄 비. 켐플러 | 고밀도 메모리 응용을 위한 주름형 크라운 캐패시터 구조물 |
| EP0810653B1 (en) * | 1996-05-31 | 2004-07-28 | Texas Instruments Incorporated | DRAM and method of fabricating a DRAM with increased capacity |
| US6429473B1 (en) | 1996-07-30 | 2002-08-06 | International Business Machines Corporation | DRAM cell with stacked capacitor self-aligned to bitline |
| US5811848A (en) * | 1996-08-16 | 1998-09-22 | United Microelectronics Corporation | Capacitor structure for a semiconductor memory device |
| GB2321771A (en) * | 1996-08-16 | 1998-08-05 | United Microelectronics Corp | Stacked capacitor |
| US5827783A (en) * | 1996-08-23 | 1998-10-27 | Mosel Vitelic, Inc. | Stacked capacitor having improved charge storage capacity |
| DE19643904C1 (de) * | 1996-10-30 | 1998-05-14 | Mosel Vitelic Inc | Kondensatoranordnung in einer dynamischen Speichereinrichtung und Herstellverfahren |
| US5851897A (en) * | 1996-11-18 | 1998-12-22 | Powerchip Semiconductor Corp. | Method of forming a dram cell with a crown-fin-pillar structure capacitor |
| US5904537A (en) * | 1996-11-18 | 1999-05-18 | Powerchip Semiconductor Corp. | Method of manufacturing a crown-fin-pillar capacitor for high density drams |
| US5753948A (en) * | 1996-11-19 | 1998-05-19 | International Business Machines Corporation | Advanced damascene planar stack capacitor fabrication method |
| GB2324408A (en) * | 1997-01-21 | 1998-10-21 | United Microelectronics Corporation | Forming DRAM cells |
| US5877061A (en) * | 1997-02-25 | 1999-03-02 | International Business Machines Corporation | Methods for roughening and volume expansion of trench sidewalls to form high capacitance trench cell for high density dram applications |
| DE19707977C1 (de) * | 1997-02-27 | 1998-06-10 | Siemens Ag | Verfahren zur Herstellung eines Kondensators für eine Halbleiteranordnung |
| US5926716A (en) * | 1997-03-31 | 1999-07-20 | Siemens Aktiengesellschaft | Method for forming a structure |
| US5766994A (en) * | 1997-04-11 | 1998-06-16 | Vanguard International Semiconductor Corporation | Dynamic random access memory fabrication method having stacked capacitors with increased capacitance |
| US5907774A (en) * | 1997-05-29 | 1999-05-25 | Texas Instruments Incorporated | Corrugated post capacitor and method of fabricating using selective silicon deposition |
| US6846739B1 (en) * | 1998-02-27 | 2005-01-25 | Micron Technology, Inc. | MOCVD process using ozone as a reactant to deposit a metal oxide barrier layer |
| US6441419B1 (en) | 1998-03-31 | 2002-08-27 | Lsi Logic Corporation | Encapsulated-metal vertical-interdigitated capacitor and damascene method of manufacturing same |
| US6358837B1 (en) | 1998-03-31 | 2002-03-19 | Lsi Logic Corporation | Method of electrically connecting and isolating components with vertical elements extending between interconnect layers in an integrated circuit |
| DE19842684C1 (de) * | 1998-09-17 | 1999-11-04 | Siemens Ag | Auf einem Stützgerüst angeordneter Kondensator in einer Halbleiteranordnung und Herstellverfahren |
| US6251802B1 (en) * | 1998-10-19 | 2001-06-26 | Micron Technology, Inc. | Methods of forming carbon-containing layers |
| US6344392B1 (en) * | 1998-11-16 | 2002-02-05 | Vanguard International Semiconductor Corporation | Methods of manufacture of crown or stack capacitor with a monolithic fin structure made with a different oxide etching rate in hydrogen fluoride vapor |
| US6162680A (en) * | 1999-05-24 | 2000-12-19 | Worldwide Semiconductor Manufacturing Corp. | Method for forming a DRAM capacitor |
| US6593632B1 (en) * | 1999-08-17 | 2003-07-15 | Advanced Micro Devices, Inc. | Interconnect methodology employing a low dielectric constant etch stop layer |
| US6504202B1 (en) | 2000-02-02 | 2003-01-07 | Lsi Logic Corporation | Interconnect-embedded metal-insulator-metal capacitor |
| US6342734B1 (en) | 2000-04-27 | 2002-01-29 | Lsi Logic Corporation | Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same |
| US6566186B1 (en) | 2000-05-17 | 2003-05-20 | Lsi Logic Corporation | Capacitor with stoichiometrically adjusted dielectric and method of fabricating same |
| US6341056B1 (en) | 2000-05-17 | 2002-01-22 | Lsi Logic Corporation | Capacitor with multiple-component dielectric and method of fabricating same |
| US6346455B1 (en) | 2000-08-31 | 2002-02-12 | Micron Technology, Inc. | Method to form a corrugated structure for enhanced capacitance |
| US6498088B1 (en) | 2000-11-09 | 2002-12-24 | Micron Technology, Inc. | Stacked local interconnect structure and method of fabricating same |
| FR2837622B1 (fr) * | 2002-03-20 | 2005-03-25 | Memscap | Micro-composant electronique integrant une structure capacitive, et procede de fabrication |
| US20030179521A1 (en) * | 2002-03-20 | 2003-09-25 | Lionel Girardie | Electronic microcomponent incorporating a capacitive structure and fabrication process |
| US6737699B2 (en) * | 2002-06-27 | 2004-05-18 | Intel Corporation | Enhanced on-chip decoupling capacitors and method of making same |
| KR100587693B1 (ko) * | 2004-11-30 | 2006-06-08 | 삼성전자주식회사 | 커패시터 하부 전극 형성 방법 |
| TW201222778A (en) * | 2010-11-18 | 2012-06-01 | Ind Tech Res Inst | Trench capacitor structures and method of manufacturing the same |
| US10032670B2 (en) * | 2016-06-14 | 2018-07-24 | Infineon Technologies Ag | Plasma dicing of silicon carbide |
| EP3787022B1 (en) * | 2019-03-26 | 2024-07-31 | Shenzhen Goodix Technology Co., Ltd. | Capacitor and manufacturing method therefor |
| CN112670285A (zh) * | 2020-12-22 | 2021-04-16 | 复旦大学 | 三维集成结构及其制备方法 |
| CN112652620B (zh) * | 2020-12-22 | 2022-09-13 | 复旦大学 | 三维集成结构及其制造方法 |
| CN112652621B (zh) * | 2020-12-22 | 2022-11-25 | 复旦大学 | 三维集成结构及其制造方法 |
| CN112908993A (zh) * | 2021-01-26 | 2021-06-04 | 复旦大学 | 三维集成结构及其制造方法 |
| US11735624B2 (en) * | 2021-03-05 | 2023-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-lateral recessed MIM structure |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4366618A (en) * | 1980-07-02 | 1983-01-04 | Lakes Lee J | Apparatus for winding armatures of electric machines |
| US4686000A (en) * | 1985-04-02 | 1987-08-11 | Heath Barbara A | Self-aligned contact process |
| DE3856143T2 (de) * | 1987-06-17 | 1998-10-29 | Fujitsu Ltd | Verfahren zum Herstellen einer dynamischen Speicherzelle mit wahlfreiem Zugriff |
| JP2504606B2 (ja) * | 1990-05-18 | 1996-06-05 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US5022958A (en) * | 1990-06-27 | 1991-06-11 | At&T Bell Laboratories | Method of etching for integrated circuits with planarized dielectric |
| KR920001760A (ko) * | 1990-06-29 | 1992-01-30 | 김광호 | 디램셀의 적층형 캐패시터 제조방법 |
| US5126280A (en) * | 1991-02-08 | 1992-06-30 | Micron Technology, Inc. | Stacked multi-poly spacers with double cell plate capacitor |
| US5053351A (en) * | 1991-03-19 | 1991-10-01 | Micron Technology, Inc. | Method of making stacked E-cell capacitor DRAM cell |
-
1991
- 1991-09-06 US US07/755,985 patent/US5240871A/en not_active Expired - Lifetime
-
1992
- 1992-09-03 DE DE4229363A patent/DE4229363C2/de not_active Expired - Fee Related
- 1992-09-04 JP JP26057692A patent/JP3320794B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8674421B2 (en) | 1995-01-31 | 2014-03-18 | Fujitsu Semiconductor Limited | Semiconductor device |
| US8404554B2 (en) | 1995-01-31 | 2013-03-26 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device |
| US7795147B2 (en) | 1995-01-31 | 2010-09-14 | Fujitsu Semiconductor Limited | Semiconductor storage device and method for fabricating the same |
| JP2012089902A (ja) * | 1995-01-31 | 2012-05-10 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2002237525A (ja) * | 1995-01-31 | 2002-08-23 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
| JPH1093042A (ja) * | 1996-09-13 | 1998-04-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2000503812A (ja) * | 1996-09-30 | 2000-03-28 | シーメンス アクチエンゲゼルシヤフト | 集積半導体メモリ装置の製造方法 |
| US8471321B2 (en) | 1997-12-24 | 2013-06-25 | Renesas Electronics Corporation | Semiconductor device comprising capacitor and method of fabricating the same |
| US7439132B2 (en) | 1997-12-24 | 2008-10-21 | Renesas Technology Corp. | Semiconductor device comprising capacitor and method of fabricating the same |
| JPH11186524A (ja) * | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7816204B2 (en) | 1997-12-24 | 2010-10-19 | Renesas Technology Corp. | Semiconductor device comprising capacitor and method of fabricating the same |
| US7795648B2 (en) | 1997-12-24 | 2010-09-14 | Renesas Technology Corporation | Semiconductor device comprising capacitor and method of fabricating the same |
| US8759891B2 (en) | 1997-12-24 | 2014-06-24 | Renesas Electronics Corporation | Semiconductor device comprising capacitor and method of fabricating the same |
| US7754562B2 (en) | 1997-12-24 | 2010-07-13 | Renesas Technology Corp. | Semiconductor device comprising capacitor and method of fabricating the same |
| JP2000164825A (ja) * | 1998-06-09 | 2000-06-16 | Shijie Xianjin Integrated Circuit Co Ltd | 高密度ｄｒａｍキャパシター構造の製造方法 |
| JP2001085636A (ja) * | 1999-08-25 | 2001-03-30 | Samsung Electronics Co Ltd | 高容量を有するキャパシタ製造方法およびこれを利用した半導体装置の製造方法 |
| JP2004533106A (ja) * | 2000-10-05 | 2004-10-28 | モトローラ・インコーポレイテッド | 半導体部品の製造方法およびその半導体部品 |
| JP2017108131A (ja) * | 2015-12-02 | 2017-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11710744B2 (en) | 2015-12-02 | 2023-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11056510B2 (en) | 2015-12-02 | 2021-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4229363C2 (de) | 1996-09-19 |
| DE4229363A1 (de) | 1993-03-11 |
| US5240871A (en) | 1993-08-31 |
| JP3320794B2 (ja) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3320794B2 (ja) | 波状素子接点コンデンサを形成するための方法 | |
| US5716883A (en) | Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns | |
| US6670663B2 (en) | DRAM cell capacitor and manufacturing method thereof | |
| US5706164A (en) | Method of fabricating high density integrated circuits, containing stacked capacitor DRAM devices, using elevated trench isolation and isolation spacers | |
| KR940006587B1 (ko) | 디램셀의 캐패시터 제조방법 | |
| KR960004443B1 (ko) | 커패시터를 갖는 반도체 장치 및 그 제조방법 | |
| GB2244597A (en) | A method for manufacturing dram cells | |
| JP3222944B2 (ja) | Ｄｒａｍセルのキャパシタの製造方法 | |
| JP2002026143A (ja) | トレンチ側壁に酸化物層を形成する方法 | |
| JPH05251657A (ja) | 半導体メモリセルとその製造方法 | |
| KR100235122B1 (ko) | 억세스 트랜지스터와 저장 노드 사이에 실리콘 질화막이 없고, 층간 절연구조를 갖는 동적 랜덤 억세스 메모리 셀의 제조과정 | |
| JP2780156B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| US6548348B1 (en) | Method of forming a storage node contact hole in a porous insulator layer | |
| US5710075A (en) | Method to increase surface area of a storage node electrode, of an STC structure, for DRAM devices | |
| US6174781B1 (en) | Dual damascene process for capacitance fabrication of DRAM | |
| US5766993A (en) | Method of fabricating storage node electrode, for DRAM devices, using polymer spacers, to obtain polysilicon columns, with minimum spacing between columns | |
| US5817554A (en) | Use of a grated top surface topography for capacitor structures | |
| US6163047A (en) | Method of fabricating a self aligned contact for a capacitor over bitline, (COB), memory cell | |
| US5926719A (en) | Method for fabricating a crown shaped capacitor structure | |
| US5441908A (en) | Capacitor of a semiconductor device having increased effective area | |
| US6001682A (en) | Method of fabricating cylinder capacitors | |
| US5792688A (en) | Method to increase the surface area of a storage node electrode, of an STC structure, for DRAM devices, via formation of polysilicon columns | |
| JPH0629463A (ja) | 半導体素子の製造方法 | |
| US5849617A (en) | Method for fabricating a nested capacitor | |
| US6013550A (en) | Method to define a crown shaped storage node structure, and an underlying conductive plug structure, for a dynamic random access memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |