JP2000164825A - 高密度ｄｒａｍキャパシター構造の製造方法 - Google Patents
高密度ｄｒａｍキャパシター構造の製造方法Info
- Publication number
- JP2000164825A JP2000164825A JP10160987A JP16098798A JP2000164825A JP 2000164825 A JP2000164825 A JP 2000164825A JP 10160987 A JP10160987 A JP 10160987A JP 16098798 A JP16098798 A JP 16098798A JP 2000164825 A JP2000164825 A JP 2000164825A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- polysilicon
- silicon nitride
- storage node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 ストレージ構造とビット線構造との間に絶縁
サイドウォールスペーサーを形成して有効な素子分離を
行う高密度ＤＲＡＭキャパシター構造を提供する。 【構成】 半導体基板のソース／ドレイン領域に接する
第１絶縁膜上に窒化シリコン膜で被覆されたポリシリコ
ンビット線構造を形成するステップと、一連の薄膜を堆
積してパターニングし、窒化シリコン膜で被覆されたポ
リシリコンビット線構造の表面に到達する第１ストレー
ジノード開口を形成するステップと、第１ストレージノ
ード開口の内面に第４絶縁膜を堆積してから等方性エッ
チングにより当該ポリシリコンビット線構造を保護する
絶縁サイドウォールスペーサーを形成するステップと、
第１ストレージノード開口をマスクとして異方性エッチ
ングによりストレージノードコンタクトホールを形成す
るステップと、ストレージノードコンタクトホール内部
にＨＳＧシリコン膜を堆積し、さらにキャパシター誘電
膜を堆積してから上部電極を形成して、深いポケット形
ＣＯＢ構造を形成するステップとを具備する。
サイドウォールスペーサーを形成して有効な素子分離を
行う高密度ＤＲＡＭキャパシター構造を提供する。 【構成】 半導体基板のソース／ドレイン領域に接する
第１絶縁膜上に窒化シリコン膜で被覆されたポリシリコ
ンビット線構造を形成するステップと、一連の薄膜を堆
積してパターニングし、窒化シリコン膜で被覆されたポ
リシリコンビット線構造の表面に到達する第１ストレー
ジノード開口を形成するステップと、第１ストレージノ
ード開口の内面に第４絶縁膜を堆積してから等方性エッ
チングにより当該ポリシリコンビット線構造を保護する
絶縁サイドウォールスペーサーを形成するステップと、
第１ストレージノード開口をマスクとして異方性エッチ
ングによりストレージノードコンタクトホールを形成す
るステップと、ストレージノードコンタクトホール内部
にＨＳＧシリコン膜を堆積し、さらにキャパシター誘電
膜を堆積してから上部電極を形成して、深いポケット形
ＣＯＢ構造を形成するステップとを具備する。
Description
【０００１】
【産業上の利用分野】この発明は、ダイナミックランダ
ムアクセスメモリー（ＤＲＡＭ）デバイスの製造方法に
関し、特に、高密度ＤＲＡＭキャパシター構造の製造方
法に関する。
ムアクセスメモリー（ＤＲＡＭ）デバイスの製造方法に
関し、特に、高密度ＤＲＡＭキャパシター構造の製造方
法に関する。
【０００２】
【従来の技術】高密度ＤＲＡＭデバイスの発展は、常に
そのキャパシター構造によって左右されてきており、新
しいキャパシター構造は、キャパシターの表面積を増加
させることにより蓄積容量を増大させるものでなければ
ならない。例えば、Ｋｉｍのアメリカ特許第５，４４
７，８８２号は、スタック型キャパシターにおいてクラ
ウン（王冠）状の新しいストレージノード形状（storag
e node configuration）を開示しており、ポリシリコン
による突出構造を利用してキャパシターの表面積を増加
させることを特徴としていた。しかしながら、この方法
では製造プロセスが複雑なものとなる上に、高密度ＤＲ
ＡＭセルが必要とするだけの十分な表面積を獲得できな
かった。
そのキャパシター構造によって左右されてきており、新
しいキャパシター構造は、キャパシターの表面積を増加
させることにより蓄積容量を増大させるものでなければ
ならない。例えば、Ｋｉｍのアメリカ特許第５，４４
７，８８２号は、スタック型キャパシターにおいてクラ
ウン（王冠）状の新しいストレージノード形状（storag
e node configuration）を開示しており、ポリシリコン
による突出構造を利用してキャパシターの表面積を増加
させることを特徴としていた。しかしながら、この方法
では製造プロセスが複雑なものとなる上に、高密度ＤＲ
ＡＭセルが必要とするだけの十分な表面積を獲得できな
かった。
【０００３】
【発明が解決しようとする課題】別なキャパシターの表
面積を増加させる方法としては、「先にビット線を形成
してからキャパシターを形成する」ＣＯＢ（Capacitor
Over Bit line）構造があり、ＤＲＡＭセルを最小化す
ると同時に、ＤＲＡＭの蓄積容量を増大させることがで
きるものであった。例えば、Ｉｗａｔａのアメリカ特許
第５，４７８，７６８号は、ストレージノードコンタク
トホール（storage node contact hole）において新し
い製造プロセスによりストレージノード容量を増大させ
たＣＯＢ構造を開示したものであり、半球状結晶粒（He
mi Spherical Grain = HSG）シリコン膜をストレージノ
ードコンタクトホールの内部表面に形成して、表面積を
増加させることを特徴としていた。しかしながら、ＨＳ
Ｇがストレージノードコンタクトホールの外側に残留し
やすいものであり、ＨＳＧの残留を防止しようとすれ
ば、最小ノードスペースを実現することが困難なものと
なっていた。
面積を増加させる方法としては、「先にビット線を形成
してからキャパシターを形成する」ＣＯＢ（Capacitor
Over Bit line）構造があり、ＤＲＡＭセルを最小化す
ると同時に、ＤＲＡＭの蓄積容量を増大させることがで
きるものであった。例えば、Ｉｗａｔａのアメリカ特許
第５，４７８，７６８号は、ストレージノードコンタク
トホール（storage node contact hole）において新し
い製造プロセスによりストレージノード容量を増大させ
たＣＯＢ構造を開示したものであり、半球状結晶粒（He
mi Spherical Grain = HSG）シリコン膜をストレージノ
ードコンタクトホールの内部表面に形成して、表面積を
増加させることを特徴としていた。しかしながら、ＨＳ
Ｇがストレージノードコンタクトホールの外側に残留し
やすいものであり、ＨＳＧの残留を防止しようとすれ
ば、最小ノードスペースを実現することが困難なものと
なっていた。
【０００４】この発明は、このような課題を解決するた
めに、ＨＳＧがストレージノードコンタクトホールの外
側に残留する問題を解決して、最小ノードスペースをよ
り縮小するとともに、ストレージノード構造とビット線
構造との間に絶縁サイドウォールスペーサーを形成し
て、絶縁性の改善ならびに歩留りの向上を実現するもの
である。
めに、ＨＳＧがストレージノードコンタクトホールの外
側に残留する問題を解決して、最小ノードスペースをよ
り縮小するとともに、ストレージノード構造とビット線
構造との間に絶縁サイドウォールスペーサーを形成し
て、絶縁性の改善ならびに歩留りの向上を実現するもの
である。
【０００５】そこで、この発明の第１の目的は、キャパ
シターの表面積を増加させて高密度ＤＲＡＭセルに応用
することにある。その第２の目的は、深いポケット形Ｃ
ＯＢ構造を形成してから、ＨＳＧシリコン膜をストレー
ジノードコンタクトホールの内部表面に形成することに
ある。その第３の目的は、２つの窒化シリコン膜を用い
て、１つをビット線構造上に形成し、もう１つをビット
線上方の第２絶縁膜上に形成して、ストレージノードコ
ンタクトホールの形成時に必要なエッチング選択性を提
供することにある。その第４の目的は、ストレージノー
ド構造とビット線構造との間に絶縁サイドウォールスペ
ーサーを形成して有効な素子分離を行うことにある。
シターの表面積を増加させて高密度ＤＲＡＭセルに応用
することにある。その第２の目的は、深いポケット形Ｃ
ＯＢ構造を形成してから、ＨＳＧシリコン膜をストレー
ジノードコンタクトホールの内部表面に形成することに
ある。その第３の目的は、２つの窒化シリコン膜を用い
て、１つをビット線構造上に形成し、もう１つをビット
線上方の第２絶縁膜上に形成して、ストレージノードコ
ンタクトホールの形成時に必要なエッチング選択性を提
供することにある。その第４の目的は、ストレージノー
ド構造とビット線構造との間に絶縁サイドウォールスペ
ーサーを形成して有効な素子分離を行うことにある。
【０００６】
【課題を解決するための手段】上記課題を解決し、その
目的を達成するために、この発明にかかる高密度ＤＲＡ
Ｍキャパシター構造の製造方法は、半導体基板上に下地
層となる伝達ゲートトランジスターおよびポリシリコン
ビット線構造ならびに、このポリシリコンビット線構造
上に位置するスタック型キャパシター構造を形成するも
のにおいて、窒化シリコン膜で被覆された伝達ゲートト
ランジスターのゲート構造を形成するステップと、伝達
ゲートトランジスター上に第１絶縁膜を堆積するステッ
プと、第１絶縁膜上を被覆する形でポリシリコンビット
線構造を形成し、第１絶縁膜中にコンタクトホールを形
成して、半導体基板の第１ソース／ドレイン領域とコン
タクトさせるステップと、ポリシリコンビット線構造上
および第１絶縁膜の上表面に第１層間窒化シリコン膜を
形成するステップと、第１層間窒化シリコン膜上に第２
絶縁膜、第２層間窒化シリコン膜、第３絶縁膜、第２ポ
リシリコン膜を含む一連の薄膜を形成するステップと、
これら一連の薄膜中に前記ポリシリコンビット線構造間
に位置する第１ストレージノード開口を形成するステッ
プと、第１ストレージノード開口中で第２絶縁膜および
第３絶縁膜の側壁をエッチングして凹溝を形成するステ
ップと、第４絶縁膜を堆積するステップと、第１ストレ
ージノード開口をマスクとしてストレージノードコンタ
クトホールを形成するとともに、第４絶縁膜および第１
層間窒化シリコン膜ならびに第１絶縁膜を除去すること
により、第２ソース／ドレイン領域を露出させ、第２絶
縁膜およびポリシリコンビット線構造の側壁を露出させ
て第４絶縁膜により絶縁サイドウォールスペーサーを形
成するステップと、第３ポリシリコン膜を堆積して、ス
トレージノードコンタクトホール内部を均一に被覆する
ステップと、第３ポリシリコン膜上に半球状結晶粒シリ
コン膜を堆積するステップと、第３絶縁膜の上表面から
半球状結晶粒シリコン膜および第３ポリシリコン膜なら
びに第２ポリシリコン膜を除去するステップと、第２層
間窒化シリコン膜の上表面から第３絶縁膜を除去して、
上層の半球状結晶粒シリコン膜ならびに下層の第３ポリ
シリコン膜を含むストレージノード構造を形成するとと
もに、ストレージノードコンタクトホール内部に半球状
結晶粒シリコン膜および第３ポリシリコン膜が、第２層
間窒化シリコン膜の上表面から外側へ突出する突出形状
を形成するステップと、ストレージノード構造上にキャ
パシター誘電膜を形成するステップと、上部電極を形成
してポリシリコンビット線構造の上方に位置するスタッ
ク型キャパシター構造を完成させるステップとを具備す
る。
目的を達成するために、この発明にかかる高密度ＤＲＡ
Ｍキャパシター構造の製造方法は、半導体基板上に下地
層となる伝達ゲートトランジスターおよびポリシリコン
ビット線構造ならびに、このポリシリコンビット線構造
上に位置するスタック型キャパシター構造を形成するも
のにおいて、窒化シリコン膜で被覆された伝達ゲートト
ランジスターのゲート構造を形成するステップと、伝達
ゲートトランジスター上に第１絶縁膜を堆積するステッ
プと、第１絶縁膜上を被覆する形でポリシリコンビット
線構造を形成し、第１絶縁膜中にコンタクトホールを形
成して、半導体基板の第１ソース／ドレイン領域とコン
タクトさせるステップと、ポリシリコンビット線構造上
および第１絶縁膜の上表面に第１層間窒化シリコン膜を
形成するステップと、第１層間窒化シリコン膜上に第２
絶縁膜、第２層間窒化シリコン膜、第３絶縁膜、第２ポ
リシリコン膜を含む一連の薄膜を形成するステップと、
これら一連の薄膜中に前記ポリシリコンビット線構造間
に位置する第１ストレージノード開口を形成するステッ
プと、第１ストレージノード開口中で第２絶縁膜および
第３絶縁膜の側壁をエッチングして凹溝を形成するステ
ップと、第４絶縁膜を堆積するステップと、第１ストレ
ージノード開口をマスクとしてストレージノードコンタ
クトホールを形成するとともに、第４絶縁膜および第１
層間窒化シリコン膜ならびに第１絶縁膜を除去すること
により、第２ソース／ドレイン領域を露出させ、第２絶
縁膜およびポリシリコンビット線構造の側壁を露出させ
て第４絶縁膜により絶縁サイドウォールスペーサーを形
成するステップと、第３ポリシリコン膜を堆積して、ス
トレージノードコンタクトホール内部を均一に被覆する
ステップと、第３ポリシリコン膜上に半球状結晶粒シリ
コン膜を堆積するステップと、第３絶縁膜の上表面から
半球状結晶粒シリコン膜および第３ポリシリコン膜なら
びに第２ポリシリコン膜を除去するステップと、第２層
間窒化シリコン膜の上表面から第３絶縁膜を除去して、
上層の半球状結晶粒シリコン膜ならびに下層の第３ポリ
シリコン膜を含むストレージノード構造を形成するとと
もに、ストレージノードコンタクトホール内部に半球状
結晶粒シリコン膜および第３ポリシリコン膜が、第２層
間窒化シリコン膜の上表面から外側へ突出する突出形状
を形成するステップと、ストレージノード構造上にキャ
パシター誘電膜を形成するステップと、上部電極を形成
してポリシリコンビット線構造の上方に位置するスタッ
ク型キャパシター構造を完成させるステップとを具備す
る。
【０００７】また、この発明にかかる高密度ＤＲＡＭキ
ャパシター構造の製造方法は、半導体基板上に深いポケ
ット形ＣＯＢ構造を形成するものであって、半導体基板
上に伝達ゲートトランジスターを作り込むステップと、
第１絶縁膜上を覆う形でポリシリコンビット線構造を形
成し、第１絶縁膜中のコンタクトホールを半導体基板の
第１ソース／ドレイン領域にコンタクトさせるステップ
と、第１層間窒化シリコン膜を堆積させてポリシリコン
ビット線構造を完全に被覆するステップと、第１層間窒
化シリコン膜上に第２絶縁膜を堆積するステップと、第
２絶縁膜を平坦化するステップと、第２絶縁膜上に第２
層間窒化シリコン膜を堆積するステップと、第２層間窒
化シリコン膜上に第３絶縁膜を堆積するステップと、第
３絶縁膜上に第２ポリシリコン膜を堆積するステップ
と、第２ポリシリコン膜、第３絶縁膜、第２層間窒化シ
リコン膜、第２絶縁膜中に、垂直方向が前記第１層間窒
化シリコン膜の上表面までで、かつ水平方向は前記ポリ
シリコンビット線構造間に第１ストレージノード開口を
形成するステップと、第１ストレージノード開口中で第
２絶縁膜および第３絶縁膜の側壁をエッチングして凹溝
を形成するステップと、第４絶縁膜を堆積して第２絶縁
膜および第３絶縁膜中の凹溝を充填するステップと、第
１ストレージノード開口の内部で、第１層間窒化シリコ
ン膜および前記第１絶縁膜ならびに第４絶縁膜を異方性
エッチングして、深いポケット形のストレージノードコ
ンタクトホールを形成し、伝達ゲートトランジスターの
第２ソース／ドレイン領域が、絶縁サイドウォールスペ
ーサーが形成される時に、ポリシリコンビット線構造の
窒化シリコン側壁上の第４絶縁膜とともに露出されるス
テップと、第２ポリシリコン膜の上表面に第３ポリシリ
コン膜を堆積して、深いポケット形のストレージノード
コンタクトホール内部を均一に被覆するとともに、第２
ソース／ドレイン領域にコンタクトさせるステップと、
第３ポリシリコン膜上に半球状結晶粒シリコン膜を堆積
するステップと、第５絶縁膜で前記した深いポケット形
のストレージノードコンタクトホールを充填するステッ
プと、第３絶縁膜の上表面から半球状結晶粒シリコン膜
および第３ポリシリコン膜ならびに第１ポリシリコン膜
を除去するステップと、深いポケット形のストレージノ
ードコンタクトホールおよび第２層間窒化シリコン膜の
上表面から第５絶縁膜を除去して、半球状結晶粒シリコ
ン膜および深いポケット形のストレージノードコンタク
トホール内部の第３ポリシリコン膜を含むストレージノ
ード構造を形成するステップと、ストレージノード構造
上にキャパシター誘電膜を形成するステップと、キャパ
シター誘電膜上に第４ポリシリコン膜を堆積するステッ
プと、第４ポリシリコン膜をパターニングして深いポケ
ット形ＣＯＢ構造の上部電極を形成するステップとを具
備する。
ャパシター構造の製造方法は、半導体基板上に深いポケ
ット形ＣＯＢ構造を形成するものであって、半導体基板
上に伝達ゲートトランジスターを作り込むステップと、
第１絶縁膜上を覆う形でポリシリコンビット線構造を形
成し、第１絶縁膜中のコンタクトホールを半導体基板の
第１ソース／ドレイン領域にコンタクトさせるステップ
と、第１層間窒化シリコン膜を堆積させてポリシリコン
ビット線構造を完全に被覆するステップと、第１層間窒
化シリコン膜上に第２絶縁膜を堆積するステップと、第
２絶縁膜を平坦化するステップと、第２絶縁膜上に第２
層間窒化シリコン膜を堆積するステップと、第２層間窒
化シリコン膜上に第３絶縁膜を堆積するステップと、第
３絶縁膜上に第２ポリシリコン膜を堆積するステップ
と、第２ポリシリコン膜、第３絶縁膜、第２層間窒化シ
リコン膜、第２絶縁膜中に、垂直方向が前記第１層間窒
化シリコン膜の上表面までで、かつ水平方向は前記ポリ
シリコンビット線構造間に第１ストレージノード開口を
形成するステップと、第１ストレージノード開口中で第
２絶縁膜および第３絶縁膜の側壁をエッチングして凹溝
を形成するステップと、第４絶縁膜を堆積して第２絶縁
膜および第３絶縁膜中の凹溝を充填するステップと、第
１ストレージノード開口の内部で、第１層間窒化シリコ
ン膜および前記第１絶縁膜ならびに第４絶縁膜を異方性
エッチングして、深いポケット形のストレージノードコ
ンタクトホールを形成し、伝達ゲートトランジスターの
第２ソース／ドレイン領域が、絶縁サイドウォールスペ
ーサーが形成される時に、ポリシリコンビット線構造の
窒化シリコン側壁上の第４絶縁膜とともに露出されるス
テップと、第２ポリシリコン膜の上表面に第３ポリシリ
コン膜を堆積して、深いポケット形のストレージノード
コンタクトホール内部を均一に被覆するとともに、第２
ソース／ドレイン領域にコンタクトさせるステップと、
第３ポリシリコン膜上に半球状結晶粒シリコン膜を堆積
するステップと、第５絶縁膜で前記した深いポケット形
のストレージノードコンタクトホールを充填するステッ
プと、第３絶縁膜の上表面から半球状結晶粒シリコン膜
および第３ポリシリコン膜ならびに第１ポリシリコン膜
を除去するステップと、深いポケット形のストレージノ
ードコンタクトホールおよび第２層間窒化シリコン膜の
上表面から第５絶縁膜を除去して、半球状結晶粒シリコ
ン膜および深いポケット形のストレージノードコンタク
トホール内部の第３ポリシリコン膜を含むストレージノ
ード構造を形成するステップと、ストレージノード構造
上にキャパシター誘電膜を形成するステップと、キャパ
シター誘電膜上に第４ポリシリコン膜を堆積するステッ
プと、第４ポリシリコン膜をパターニングして深いポケ
ット形ＣＯＢ構造の上部電極を形成するステップとを具
備する。
【０００８】
【作用】上記した手段により、半導体基板上に深いポケ
ット形ＣＯＢ構造を形成してキャパシターの表面積を増
加させ、キャパシター容量を増大させるとともに、２つ
の層間窒化シリコン膜を用いて、１つをポリシリコンビ
ット線構造上に形成し、もう１つをポリシリコンビット
線構造上方の第２絶縁膜上に形成して、ストレージノー
ドコンタクトホールの形成時に必要なエッチング選択性
を提供し、かつストレージノード構造とビット線構造と
の間に絶縁サイドウォールスペーサーを形成して絶縁性
の改善ならびに歩留りの向上を実現する。
ット形ＣＯＢ構造を形成してキャパシターの表面積を増
加させ、キャパシター容量を増大させるとともに、２つ
の層間窒化シリコン膜を用いて、１つをポリシリコンビ
ット線構造上に形成し、もう１つをポリシリコンビット
線構造上方の第２絶縁膜上に形成して、ストレージノー
ドコンタクトホールの形成時に必要なエッチング選択性
を提供し、かつストレージノード構造とビット線構造と
の間に絶縁サイドウォールスペーサーを形成して絶縁性
の改善ならびに歩留りの向上を実現する。
【０００９】
【実施例】以下、この発明にかかる好適な実施例を図面
に基づいて説明する。なお、この実施例では、Ｎ型金属
酸化物半導体の電界効果型トランジスター（ＮＦＥＴ）
を具体例としているが、同様に、Ｐ型金属酸化物半導体
の電界効果型トランジスター（ＰＦＥＴ）にも適用でき
るものである。
に基づいて説明する。なお、この実施例では、Ｎ型金属
酸化物半導体の電界効果型トランジスター（ＮＦＥＴ）
を具体例としているが、同様に、Ｐ型金属酸化物半導体
の電界効果型トランジスター（ＰＦＥＴ）にも適用でき
るものである。
【００１０】図１において、ワード線ＷＬがポリシリコ
ンゲート構造により作製され、素子領域である半導体基
板１を横切っているとともに、フィールド酸化領域２に
挟まれている。半導体基板１上でビット線ＢＬがビット
線コンタクトホール２４においてシリコン素子領域と相
互にコンタクトし、残りの領域は厚い絶縁膜（図示せ
ず）でシリコン素子領域とビット線ＢＬとを分離してい
る。また、第１ストレージノード開口１７ａおよびＣＯ
Ｂ構造２６は、図示のような配置となっている。
ンゲート構造により作製され、素子領域である半導体基
板１を横切っているとともに、フィールド酸化領域２に
挟まれている。半導体基板１上でビット線ＢＬがビット
線コンタクトホール２４においてシリコン素子領域と相
互にコンタクトし、残りの領域は厚い絶縁膜（図示せ
ず）でシリコン素子領域とビット線ＢＬとを分離してい
る。また、第１ストレージノード開口１７ａおよびＣＯ
Ｂ構造２６は、図示のような配置となっている。
【００１１】この図１と図２（ａ）（ｂ）とにおいて、
単結晶方位＜１００＞のＰ形半導体基板１を用意する
が、（ａ）が図１のＡＡ’線に沿った断面図を示し、
（ｂ）が図１のＢＢ’線に沿った断面図を示している
（以下、図１１まで同じ）。図２（ｂ）中、フィールド
酸化膜（Ｆｏｘ）２は素子分離に用いられるものであ
り、酸素雰囲気で温度を約８５０〜１０５０℃とする熱
酸化によって形成されるもので、その厚さを約３０００
〜５０００Åとし、窒化シリコン膜／酸化シリコン膜に
よる酸化マスクでパターニングされて、半導体基板１上
にフィールド酸化膜２を完成した後で、いずれも図示し
ていないが、熱リン酸溶液で上層マスクである窒化シリ
コン膜を除去し、フッ酸緩衝液（フッ化水素酸緩衝液と
もいう）で下層マスクである酸化シリコン膜を除去す
る。
単結晶方位＜１００＞のＰ形半導体基板１を用意する
が、（ａ）が図１のＡＡ’線に沿った断面図を示し、
（ｂ）が図１のＢＢ’線に沿った断面図を示している
（以下、図１１まで同じ）。図２（ｂ）中、フィールド
酸化膜（Ｆｏｘ）２は素子分離に用いられるものであ
り、酸素雰囲気で温度を約８５０〜１０５０℃とする熱
酸化によって形成されるもので、その厚さを約３０００
〜５０００Åとし、窒化シリコン膜／酸化シリコン膜に
よる酸化マスクでパターニングされて、半導体基板１上
にフィールド酸化膜２を完成した後で、いずれも図示し
ていないが、熱リン酸溶液で上層マスクである窒化シリ
コン膜を除去し、フッ酸緩衝液（フッ化水素酸緩衝液と
もいう）で下層マスクである酸化シリコン膜を除去す
る。
【００１２】一連の湿式洗浄を経て、ゲート酸化膜３を
酸素雰囲気で温度を約８５０〜１０５０℃として約５０
〜２００Åの厚さに形成する。次に、減圧化学気相堆積
（ＬＰＣＶＤ）法により温度が約５００〜７００℃の範
囲でポリシリコン膜４を堆積し、約１５００〜４０００
Åの厚さに形成する。このポリシリコン膜４には、堆積
後にヒ素またはリンイオンを注入することができ、エネ
ルギー量を約３０〜８０ＫｅＶ、ドーズ量を約１Ｅ１３
〜１Ｅ１６atoms/cm2とするか、あるいは、堆積と同時
に注入する工程により、ヒ素またはリンを加えたモノシ
ラン雰囲気で形成することもできる。そして、キャップ
酸化膜５を、例えば、窒化シリコン膜または下層が酸化
シリコン膜で上層が窒化シリコン膜の複合膜から形成す
るが、ＬＰＣＶＤあるいはプラズマ強化化学気相堆積
（ＰＥＣＶＤ）法により約１０００〜３０００Åの厚さ
に形成する。公知のリソグラフィーおよび反応性イオン
エッチング（ＲＩＥ）によりＣＨＦ3をキャップ酸化膜
５のエッチング剤とし、Ｃｌ2をポリシリコン膜４のエ
ッチング剤として、図２（ａ）に示したＤＲＡＭワード
線のポリシリコンゲート構造を形成する。図２（ｂ）
は、２つのワード線間の断面図であるため、このような
ポリシリコンゲート構造が出現しない。最後に、使用し
たフォトレジスト膜（図示せず）をプラズマ酸素洗浄お
よび湿式洗浄により除去する。
酸素雰囲気で温度を約８５０〜１０５０℃として約５０
〜２００Åの厚さに形成する。次に、減圧化学気相堆積
（ＬＰＣＶＤ）法により温度が約５００〜７００℃の範
囲でポリシリコン膜４を堆積し、約１５００〜４０００
Åの厚さに形成する。このポリシリコン膜４には、堆積
後にヒ素またはリンイオンを注入することができ、エネ
ルギー量を約３０〜８０ＫｅＶ、ドーズ量を約１Ｅ１３
〜１Ｅ１６atoms/cm2とするか、あるいは、堆積と同時
に注入する工程により、ヒ素またはリンを加えたモノシ
ラン雰囲気で形成することもできる。そして、キャップ
酸化膜５を、例えば、窒化シリコン膜または下層が酸化
シリコン膜で上層が窒化シリコン膜の複合膜から形成す
るが、ＬＰＣＶＤあるいはプラズマ強化化学気相堆積
（ＰＥＣＶＤ）法により約１０００〜３０００Åの厚さ
に形成する。公知のリソグラフィーおよび反応性イオン
エッチング（ＲＩＥ）によりＣＨＦ3をキャップ酸化膜
５のエッチング剤とし、Ｃｌ2をポリシリコン膜４のエ
ッチング剤として、図２（ａ）に示したＤＲＡＭワード
線のポリシリコンゲート構造を形成する。図２（ｂ）
は、２つのワード線間の断面図であるため、このような
ポリシリコンゲート構造が出現しない。最後に、使用し
たフォトレジスト膜（図示せず）をプラズマ酸素洗浄お
よび湿式洗浄により除去する。
【００１３】同じく、図２において、第１ソース／ドレ
イン領域である、薄くドーピングしたソース／ドレイン
領域６が、エネルギー量を約２０〜５０ＫｅＶ、ドーズ
量を約１Ｅ１３〜１Ｅ１４atoms/cm2として形成され
る。次に、窒化シリコン側壁７を形成するが、まず窒化
シリコン側壁絶縁膜（図示せず）をＬＰＣＶＤまたはＰ
ＥＣＶＤのいずれかにより温度を約４００〜７００℃と
して約１５００〜４０００Åの厚さに形成してから、異
方性ＲＩＥによりＣｌ2を窒化シリコンのエッチング剤
としてエッチング（もし複合膜であるなら先ずＣＨＦ3
をエッチング剤として酸化膜をエッチング）し、図２
（ａ）に示したポリシリコンワード線構造の側壁となる
窒化シリコン側壁７を形成する。この時点でポリシリコ
ンワード線構造は、窒化シリコンのキャップ酸化膜５な
らびに窒化シリコン側壁７で包囲されているので、それ
をマスクとしてヒ素イオンを、エネルギー量を約３０〜
８０ＫｅＶ、ドーズ量を約１Ｅ１５〜１Ｅ１６atoms/cm
2として注入し、第２ソース／ドレイン領域である、濃
くドーピングされたソース／ドレイン領域８を形成す
る。
イン領域である、薄くドーピングしたソース／ドレイン
領域６が、エネルギー量を約２０〜５０ＫｅＶ、ドーズ
量を約１Ｅ１３〜１Ｅ１４atoms/cm2として形成され
る。次に、窒化シリコン側壁７を形成するが、まず窒化
シリコン側壁絶縁膜（図示せず）をＬＰＣＶＤまたはＰ
ＥＣＶＤのいずれかにより温度を約４００〜７００℃と
して約１５００〜４０００Åの厚さに形成してから、異
方性ＲＩＥによりＣｌ2を窒化シリコンのエッチング剤
としてエッチング（もし複合膜であるなら先ずＣＨＦ3
をエッチング剤として酸化膜をエッチング）し、図２
（ａ）に示したポリシリコンワード線構造の側壁となる
窒化シリコン側壁７を形成する。この時点でポリシリコ
ンワード線構造は、窒化シリコンのキャップ酸化膜５な
らびに窒化シリコン側壁７で包囲されているので、それ
をマスクとしてヒ素イオンを、エネルギー量を約３０〜
８０ＫｅＶ、ドーズ量を約１Ｅ１５〜１Ｅ１６atoms/cm
2として注入し、第２ソース／ドレイン領域である、濃
くドーピングされたソース／ドレイン領域８を形成す
る。
【００１４】引き続き、第１絶縁膜９を形成するが、Ｌ
ＰＣＶＤまたはＰＥＣＶＤのいずれかによりオルトケイ
酸テトラエチル（ＴＥＯＳ）をガス源として形成される
酸化シリコン、あるいは同様にＬＰＣＶＤまたはＰＥＣ
ＶＤのいずれかにより形成されるホウ素リンシリケート
ガラス（ＢＰＳＧ）とし、その厚さを約２０００〜７０
００Åとする。図２には図示していないが、ビット線コ
ンタクトホール２４（図１を参照）は、公知のリソグラ
フィーおよびＲＩＥプロセスによりＣＨＦ3をエッチン
グ剤として第１絶縁膜９をエッチングすることによって
濃くドーピングされたソース／ドレイン領域８を露出さ
せて完成するものである。最後に、第１ポリシリコン膜
１０ａをＬＰＣＶＤ法により温度を約５００〜７００℃
として約１０００〜３０００Åの厚さに堆積させるが、
この第１ポリシリコン膜１０ａを堆積してからヒ素また
はリンイオンを注入するか、あるいは堆積と同時に注入
する技術によってヒ素またはリンを加えたモノシラン雰
囲気で形成することができる。また、図示していない
が、第１ポリシリコン膜１０ａ上にケイ化タングステン
膜を堆積して導電性を強化することもできる。
ＰＣＶＤまたはＰＥＣＶＤのいずれかによりオルトケイ
酸テトラエチル（ＴＥＯＳ）をガス源として形成される
酸化シリコン、あるいは同様にＬＰＣＶＤまたはＰＥＣ
ＶＤのいずれかにより形成されるホウ素リンシリケート
ガラス（ＢＰＳＧ）とし、その厚さを約２０００〜７０
００Åとする。図２には図示していないが、ビット線コ
ンタクトホール２４（図１を参照）は、公知のリソグラ
フィーおよびＲＩＥプロセスによりＣＨＦ3をエッチン
グ剤として第１絶縁膜９をエッチングすることによって
濃くドーピングされたソース／ドレイン領域８を露出さ
せて完成するものである。最後に、第１ポリシリコン膜
１０ａをＬＰＣＶＤ法により温度を約５００〜７００℃
として約１０００〜３０００Åの厚さに堆積させるが、
この第１ポリシリコン膜１０ａを堆積してからヒ素また
はリンイオンを注入するか、あるいは堆積と同時に注入
する技術によってヒ素またはリンを加えたモノシラン雰
囲気で形成することができる。また、図示していない
が、第１ポリシリコン膜１０ａ上にケイ化タングステン
膜を堆積して導電性を強化することもできる。
【００１５】図３（ｂ）において、第１ポリシリコン膜
１０ａのパターニングを説明すると、公知のリソグラフ
ィーおよび異方性ＲＩＥによりＣｌ2をエッチング剤と
して、ポリシリコンビット線構造１０ｂを形成する。図
３（ａ）に、第１ポリシリコン膜１０ａが除去されてい
る状況を示す。そして、第１層間窒化シリコン膜１１を
形成して、図３（ａ）の第１絶縁膜９および図３（ｂ）
のビット線構造１０ｂを完全に被覆する。この第１層間
窒化シリコン膜１１は、ＬＰＣＶＤまたはＰＥＣＶＤに
より温度を約５００〜８５０℃として約５００〜１００
０Åの厚さとする。
１０ａのパターニングを説明すると、公知のリソグラフ
ィーおよび異方性ＲＩＥによりＣｌ2をエッチング剤と
して、ポリシリコンビット線構造１０ｂを形成する。図
３（ａ）に、第１ポリシリコン膜１０ａが除去されてい
る状況を示す。そして、第１層間窒化シリコン膜１１を
形成して、図３（ａ）の第１絶縁膜９および図３（ｂ）
のビット線構造１０ｂを完全に被覆する。この第１層間
窒化シリコン膜１１は、ＬＰＣＶＤまたはＰＥＣＶＤに
より温度を約５００〜８５０℃として約５００〜１００
０Åの厚さとする。
【００１６】図４において、第２絶縁膜１２を同様にＴ
ＥＯＳにより堆積した酸化シリコン膜またはＢＰＳＧ膜
とすることができ、ＬＰＣＶＤまたはＰＥＣＶＤによっ
て第１層間窒化シリコン膜１１上に約４０００〜７００
０Åの厚さに堆積する。化学機械研磨（ＣＭＰ）または
ＲＩＥで第２絶縁膜１２を平坦化する。次に、ＬＰＣＶ
ＤまたはＰＥＣＶＤにより温度を約５００〜８５０℃と
して厚さが約５００〜１０００Åの第２層間窒化シリコ
ン膜１３を堆積する。再び、ＬＰＣＶＤまたはＰＥＣＶ
Ｄによって第３絶縁膜１４を堆積するが、ＴＥＯＳによ
り堆積した酸化シリコン膜またはＢＰＳＧ膜とすること
ができ、厚さを約３０００〜８０００Åとする。最後
に、第２ポリシリコン膜１５をＬＰＣＶＤにより温度を
約５００〜７００℃として約５００〜２０００Åの厚さ
に堆積する。
ＥＯＳにより堆積した酸化シリコン膜またはＢＰＳＧ膜
とすることができ、ＬＰＣＶＤまたはＰＥＣＶＤによっ
て第１層間窒化シリコン膜１１上に約４０００〜７００
０Åの厚さに堆積する。化学機械研磨（ＣＭＰ）または
ＲＩＥで第２絶縁膜１２を平坦化する。次に、ＬＰＣＶ
ＤまたはＰＥＣＶＤにより温度を約５００〜８５０℃と
して厚さが約５００〜１０００Åの第２層間窒化シリコ
ン膜１３を堆積する。再び、ＬＰＣＶＤまたはＰＥＣＶ
Ｄによって第３絶縁膜１４を堆積するが、ＴＥＯＳによ
り堆積した酸化シリコン膜またはＢＰＳＧ膜とすること
ができ、厚さを約３０００〜８０００Åとする。最後
に、第２ポリシリコン膜１５をＬＰＣＶＤにより温度を
約５００〜７００℃として約５００〜２０００Åの厚さ
に堆積する。
【００１７】図５において、フォトレジスト膜１６をマ
スクとして第１ストレージノード開口１７ａを形成する
が、異方性ＲＩＥにより第２ポリシリコン膜１５、第３
絶縁膜１４、第２層間窒化シリコン膜１３、第２絶縁膜
１２を部分的にエッチングして第１層間窒化シリコン膜
１１を露出させる。このエッチングにはＣｌ2を第２ポ
リシリコン膜１５および第２層間窒化シリコン膜１３に
対するエッチング剤とし、ＣＨＦ3を第３絶縁膜１４お
よび第２絶縁膜１２に対するエッチング剤とする。第２
絶縁膜１２と比べて、ＣＨＦ3は窒化シリコンに対する
エッチング選択性において低い除去率を有しているの
で、第１層間窒化シリコン膜１１がエッチング除去され
ることを回避することができる。図５（ｂ）に、第１層
間窒化シリコン膜１１で被覆されたビット線構造１０ｂ
を示している。
スクとして第１ストレージノード開口１７ａを形成する
が、異方性ＲＩＥにより第２ポリシリコン膜１５、第３
絶縁膜１４、第２層間窒化シリコン膜１３、第２絶縁膜
１２を部分的にエッチングして第１層間窒化シリコン膜
１１を露出させる。このエッチングにはＣｌ2を第２ポ
リシリコン膜１５および第２層間窒化シリコン膜１３に
対するエッチング剤とし、ＣＨＦ3を第３絶縁膜１４お
よび第２絶縁膜１２に対するエッチング剤とする。第２
絶縁膜１２と比べて、ＣＨＦ3は窒化シリコンに対する
エッチング選択性において低い除去率を有しているの
で、第１層間窒化シリコン膜１１がエッチング除去され
ることを回避することができる。図５（ｂ）に、第１層
間窒化シリコン膜１１で被覆されたビット線構造１０ｂ
を示している。
【００１８】図６において、先ず、第１ストレージノー
ド開口１７ａをフッ酸緩衝溶液で等方性ウエットエッチ
ングして、第１ストレージノード開口１７ａ内部に露出
された第３絶縁膜１４および第２絶縁膜１２の各表面を
除去すると、第２ポリシリコン膜１５ならびに第２層間
窒化シリコン膜１３の下方にそれぞれ凹溝１７ｃが形成
される。その後に、第４絶縁膜１８ａを形成するが、例
えば、ＬＰＣＶＤまたはＰＥＣＶＤによりＴＥＯＳをガ
ス源とし、温度を約５００〜８００℃として約５００〜
１０００Åの酸化シリコンを堆積する。第４絶縁膜１８
ａにより第１ストレージノード開口１７ａ内部表面を均
一に被覆し、第３絶縁膜１４および第２絶縁膜１２の凹
溝１７ｃを充填する。
ド開口１７ａをフッ酸緩衝溶液で等方性ウエットエッチ
ングして、第１ストレージノード開口１７ａ内部に露出
された第３絶縁膜１４および第２絶縁膜１２の各表面を
除去すると、第２ポリシリコン膜１５ならびに第２層間
窒化シリコン膜１３の下方にそれぞれ凹溝１７ｃが形成
される。その後に、第４絶縁膜１８ａを形成するが、例
えば、ＬＰＣＶＤまたはＰＥＣＶＤによりＴＥＯＳをガ
ス源とし、温度を約５００〜８００℃として約５００〜
１０００Åの酸化シリコンを堆積する。第４絶縁膜１８
ａにより第１ストレージノード開口１７ａ内部表面を均
一に被覆し、第３絶縁膜１４および第２絶縁膜１２の凹
溝１７ｃを充填する。
【００１９】図７において、異方性ＲＩＥによりＣＨＦ
3を第４絶縁膜１８ａおよび第１絶縁膜９に対するエッ
チング剤とし、Ｃｌ2を第１層間窒化シリコン膜１１に
対するエッチング剤として、第２ソース／ドレイン領域
である、濃くドーピングされたソース／ドレイン領域８
を露出させると、深いポケット形のストレージノードコ
ンタクトホール１７ｂが形成される。第４絶縁膜１８ａ
を除去する際に、第３絶縁膜１４の凹溝部分が除去され
るが、第２絶縁膜１２部分には凹溝部分が残されて絶縁
サイドウォールスペーサー１８ｂが形成され、図７
（ｂ）に示すように、ポリシリコンビット線を窒化シリ
コン膜で包囲したビット線構造１０ｂを補強する保護
（passivation）膜となる。また、絶縁サイドウォール
スペーサー１８ｂが第２絶縁膜１２の側壁だけに形成さ
れるので、下方が小径となった深いポケット形のストレ
ージノードコンタクトホール１７ｂとなっている。
3を第４絶縁膜１８ａおよび第１絶縁膜９に対するエッ
チング剤とし、Ｃｌ2を第１層間窒化シリコン膜１１に
対するエッチング剤として、第２ソース／ドレイン領域
である、濃くドーピングされたソース／ドレイン領域８
を露出させると、深いポケット形のストレージノードコ
ンタクトホール１７ｂが形成される。第４絶縁膜１８ａ
を除去する際に、第３絶縁膜１４の凹溝部分が除去され
るが、第２絶縁膜１２部分には凹溝部分が残されて絶縁
サイドウォールスペーサー１８ｂが形成され、図７
（ｂ）に示すように、ポリシリコンビット線を窒化シリ
コン膜で包囲したビット線構造１０ｂを補強する保護
（passivation）膜となる。また、絶縁サイドウォール
スペーサー１８ｂが第２絶縁膜１２の側壁だけに形成さ
れるので、下方が小径となった深いポケット形のストレ
ージノードコンタクトホール１７ｂとなっている。
【００２０】図８において、先ず、ＬＰＣＶＤにより温
度を約５００〜７００℃として厚さが約７００〜１５０
０Åの第３ポリシリコン膜１９を堆積するが、堆積後に
ヒ素またはリンイオンを注入するか、あるいは堆積と同
時にヒ素またはリンを加えたモノシラン雰囲気で形成す
る。そして、ＬＰＣＶＤにより温度を約５００〜６００
℃かつ圧力を約５〜１００ｍTorrとして厚さが約３００
〜７００ÅのＨＳＧ（半球状結晶粒）シリコン膜２０を
形成する。このＨＳＧシリコン膜２０は、凸凹の多い表
面を備えているので、その表面積が非常に大きいものと
なる。
度を約５００〜７００℃として厚さが約７００〜１５０
０Åの第３ポリシリコン膜１９を堆積するが、堆積後に
ヒ素またはリンイオンを注入するか、あるいは堆積と同
時にヒ素またはリンを加えたモノシラン雰囲気で形成す
る。そして、ＬＰＣＶＤにより温度を約５００〜６００
℃かつ圧力を約５〜１００ｍTorrとして厚さが約３００
〜７００ÅのＨＳＧ（半球状結晶粒）シリコン膜２０を
形成する。このＨＳＧシリコン膜２０は、凸凹の多い表
面を備えているので、その表面積が非常に大きいものと
なる。
【００２１】図９において、深いポケット形のストレー
ジノードコンタクトホール１７ｂを第５絶縁膜であるＳ
ＯＧ膜またはＢＰＳＧ膜あるいはフォトレジスト膜２１
で充填してから、ＣＭＰで第３絶縁膜より上にあるＨＳ
Ｇシリコン膜２０、第３ポリシリコン膜１９、第２ポリ
シリコン膜１５だけを選択的に除去する。あるいは、Ｒ
ＩＥによりＣｌ2をエッチング剤として、これらＨＳＧ
シリコン膜２０、第３ポリシリコン膜１９、第２ポリシ
リコン膜１５を選択的にエッチング除去することもでき
る。
ジノードコンタクトホール１７ｂを第５絶縁膜であるＳ
ＯＧ膜またはＢＰＳＧ膜あるいはフォトレジスト膜２１
で充填してから、ＣＭＰで第３絶縁膜より上にあるＨＳ
Ｇシリコン膜２０、第３ポリシリコン膜１９、第２ポリ
シリコン膜１５だけを選択的に除去する。あるいは、Ｒ
ＩＥによりＣｌ2をエッチング剤として、これらＨＳＧ
シリコン膜２０、第３ポリシリコン膜１９、第２ポリシ
リコン膜１５を選択的にエッチング除去することもでき
る。
【００２２】図１０において、公知技術によりストレー
ジノードコンタクトホール１７ｂからＳＯＧ膜またはＢ
ＰＳＧ膜２１を除去した後、フッ酸緩衝液で第３絶縁膜
１４を除去すると、ストレージノード構造３０が形成さ
れる。このストレージノード構造３０は、第２層間窒化
シリコン膜１３の上表面から外側へ突き出た突出形状を
備えているので、ＨＳＧシリコン膜２０の表面積を大き
なままに保持することができる。なお、ストレージノー
ドコンタクトホール１７ｂを充填しているのがフォトレ
ジスト膜２１である場合、プラズマ酸素洗浄処理によっ
てフォトレジスト膜２１を除去した後で、フッ酸緩衝液
により第３絶縁膜１４を除去する必要がある。
ジノードコンタクトホール１７ｂからＳＯＧ膜またはＢ
ＰＳＧ膜２１を除去した後、フッ酸緩衝液で第３絶縁膜
１４を除去すると、ストレージノード構造３０が形成さ
れる。このストレージノード構造３０は、第２層間窒化
シリコン膜１３の上表面から外側へ突き出た突出形状を
備えているので、ＨＳＧシリコン膜２０の表面積を大き
なままに保持することができる。なお、ストレージノー
ドコンタクトホール１７ｂを充填しているのがフォトレ
ジスト膜２１である場合、プラズマ酸素洗浄処理によっ
てフォトレジスト膜２１を除去した後で、フッ酸緩衝液
により第３絶縁膜１４を除去する必要がある。
【００２３】図１１において、先ずストレージノード構
造３０上にキャパシター誘電膜２２を形成するが、酸化
された窒化シリコン（ＯＮＯ＝酸化物／窒化物／酸化
物）膜とすることができ、厚さが約４０〜８０Åの酸化
シリコン膜に等しいものとする。つまり、熱酸化によっ
て厚さが約１０〜２０Åの酸化シリコン膜を形成してか
ら、厚さが約１０〜５０Åの窒化シリコン膜を堆積し、
さらに、この窒化シリコン膜を酸化することにより上層
を酸化された窒化シリコン膜とする。次に、ＬＰＣＶＤ
により温度を約５００〜７００℃として厚さが約１００
０〜３０００Åの第４ポリシリコン膜２３を堆積する
が、堆積後にヒ素またはリンイオンを注入するか、ある
いは堆積と同時にヒ素またはリンイオンを加えたモノシ
ラン雰囲気で形成する。そして、リソグラフィーおよび
ＲＩＥによりＣｌ2を第４絶縁膜２３およびキャパシタ
ー誘電膜２２に対するエッチング剤として、深いポケッ
ト形ＣＯＢ構造２６を形成し、フォトレジスト膜（図示
せず）を除去してからプラズマ酸素洗浄ならびに湿式洗
浄によりクリーニングする。
造３０上にキャパシター誘電膜２２を形成するが、酸化
された窒化シリコン（ＯＮＯ＝酸化物／窒化物／酸化
物）膜とすることができ、厚さが約４０〜８０Åの酸化
シリコン膜に等しいものとする。つまり、熱酸化によっ
て厚さが約１０〜２０Åの酸化シリコン膜を形成してか
ら、厚さが約１０〜５０Åの窒化シリコン膜を堆積し、
さらに、この窒化シリコン膜を酸化することにより上層
を酸化された窒化シリコン膜とする。次に、ＬＰＣＶＤ
により温度を約５００〜７００℃として厚さが約１００
０〜３０００Åの第４ポリシリコン膜２３を堆積する
が、堆積後にヒ素またはリンイオンを注入するか、ある
いは堆積と同時にヒ素またはリンイオンを加えたモノシ
ラン雰囲気で形成する。そして、リソグラフィーおよび
ＲＩＥによりＣｌ2を第４絶縁膜２３およびキャパシタ
ー誘電膜２２に対するエッチング剤として、深いポケッ
ト形ＣＯＢ構造２６を形成し、フォトレジスト膜（図示
せず）を除去してからプラズマ酸素洗浄ならびに湿式洗
浄によりクリーニングする。
【００２４】以上のごとく、この発明を好適な実施例に
より開示したが、当業者であれば容易に理解できるよう
に、この発明の技術思想の範囲内において、適当な変更
ならびに修正が当然なされうるものであるから、その特
許権保護の範囲は、特許請求の範囲および、それと均等
な領域を基準として定めなければならない。
より開示したが、当業者であれば容易に理解できるよう
に、この発明の技術思想の範囲内において、適当な変更
ならびに修正が当然なされうるものであるから、その特
許権保護の範囲は、特許請求の範囲および、それと均等
な領域を基準として定めなければならない。
【００２５】
【発明の効果】上記した構成により、この発明にかかる
高密度ＤＲＡＭキャパシター構造の製造方法は、半導体
基板上に深いポケット形ＣＯＢ構造を形成してキャパシ
ターの表面積を増加させ、キャパシター容量を増大させ
ることができるとともに、ストレージノード構造とポリ
シリコンビット線構造との間に絶縁サイドウォールスペ
ーサーを形成して絶縁性を改善しているので、歩留りを
向上させることができる。従って、産業上の利用価値が
高いものである。
高密度ＤＲＡＭキャパシター構造の製造方法は、半導体
基板上に深いポケット形ＣＯＢ構造を形成してキャパシ
ターの表面積を増加させ、キャパシター容量を増大させ
ることができるとともに、ストレージノード構造とポリ
シリコンビット線構造との間に絶縁サイドウォールスペ
ーサーを形成して絶縁性を改善しているので、歩留りを
向上させることができる。従って、産業上の利用価値が
高いものである。
【図１】この発明にかかるＣＯＢ構造を備えたＤＲＡＭ
セルを示す平面図である。
セルを示す平面図である。
【図２】この発明にかかる第１ポリシリコン膜の形成ま
でを示す断面図である。
でを示す断面図である。
【図３】この発明にかかるビット線構造の形成までを示
す断面図である
す断面図である
【図４】この発明にかかる第２ポリシリコン膜の形成ま
でを示す断面図である。
でを示す断面図である。
【図５】この発明にかかる第１ストレージノード開口の
形成までを示す断面図である。
形成までを示す断面図である。
【図６】この発明にかかる第４絶縁膜の形成までを示す
断面図である。
断面図である。
【図７】この発明にかかるポケット形コンタクトホール
の形成までを示す断面図である。
の形成までを示す断面図である。
【図８】この発明にかかるＨＳＧシリコン膜の形成まで
を示す断面図である。
を示す断面図である。
【図９】この発明にかかるコンタクトホール充填工程を
示す断面図である。
示す断面図である。
【図１０】この発明にかかるストレージノード構造の形
成までを示す断面図である。
成までを示す断面図である。
【図１１】この発明にかかる高密度ＤＲＡＭキャパシタ
ー構造の形成を示す断面図である。
ー構造の形成を示す断面図である。
１ 半導体基板 ２ フィールド酸化領域 ３ ゲート酸化膜 ４ ポリシリコン膜 ５ キャップ酸化膜 ６ 薄くドーピングされたソース／ドレイン領域
（第１） ７ 窒化シリコン側壁 ８ 濃くドーピングされたソース／ドレイン領域
（第２） ９ 第１絶縁膜 １０ａ 第１ポリシリコン膜 １０ｂ ポリシリコンビット線構造 １１ 第１層間窒化シリコン膜 １２ 第２絶縁膜 １３ 第２層間窒化シリコン膜 １４ 第３絶縁膜 １５ 第２ポリシリコン膜 １７ａ 第１ストレージノード開口 １７ｂ 深いポケット形のストレージノードコンタクト
ホール １７ｃ 凹溝 １８ａ 第４絶縁膜 １８ｂ 絶縁サイドウォールスペーサー １９ 第３ポリシリコン膜 ２０ ＨＳＧシリコン膜 ２１ ＳＯＧ膜またはＢＰＳＧ膜あるいはフォトレジ
スト膜（第５絶縁膜） ２２ キャパシター誘電膜 ２３ 第４ポリシリコン膜 ２４ ビット線コンタクトホール ２６ 深いポケット形ＣＯＢ構造 ３０ ストレージノード構造
（第１） ７ 窒化シリコン側壁 ８ 濃くドーピングされたソース／ドレイン領域
（第２） ９ 第１絶縁膜 １０ａ 第１ポリシリコン膜 １０ｂ ポリシリコンビット線構造 １１ 第１層間窒化シリコン膜 １２ 第２絶縁膜 １３ 第２層間窒化シリコン膜 １４ 第３絶縁膜 １５ 第２ポリシリコン膜 １７ａ 第１ストレージノード開口 １７ｂ 深いポケット形のストレージノードコンタクト
ホール １７ｃ 凹溝 １８ａ 第４絶縁膜 １８ｂ 絶縁サイドウォールスペーサー １９ 第３ポリシリコン膜 ２０ ＨＳＧシリコン膜 ２１ ＳＯＧ膜またはＢＰＳＧ膜あるいはフォトレジ
スト膜（第５絶縁膜） ２２ キャパシター誘電膜 ２３ 第４ポリシリコン膜 ２４ ビット線コンタクトホール ２６ 深いポケット形ＣＯＢ構造 ３０ ストレージノード構造
Claims (24)
- 【請求項１】 半導体基板上に下地層となる伝達ゲート
トランジスターおよびポリシリコンビット線構造ならび
に、このポリシリコンビット線構造上に位置するスタッ
ク型キャパシター構造を形成するものにおいて、 窒化シリコン膜で包囲された前記伝達ゲートトランジス
ターのゲート構造を形成するステップと、 前記伝達ゲートトランジスター上に第１絶縁膜を堆積す
るステップと、 この第１絶縁膜上を被覆する形で前記ポリシリコンビッ
ト線構造を形成し、前記第１絶縁膜中にコンタクトホー
ルを形成して、前記半導体基板の第１ソース／ドレイン
領域とコンタクトさせるステップと、 前記ポリシリコンビット線構造上および前記第１絶縁膜
の上表面に第１層間窒化シリコン膜を形成するステップ
と、 この第１層間窒化シリコン膜上に第２絶縁膜、第２層間
窒化シリコン膜、第３絶縁膜、第２ポリシリコン膜を含
む一連の薄膜を形成するステップと、 これら一連の薄膜中に前記ポリシリコンビット線構造間
に位置する第１ストレージノード開口を形成するステッ
プと、 この第１ストレージノード開口中で前記第２絶縁膜およ
び前記第３絶縁膜の側壁をエッチングして凹溝を形成す
るステップと、 第４絶縁膜を堆積するステップと、 前記第１ストレージノード開口をマスクとしてストレー
ジノードコンタクトホールを形成するとともに、前記第
４絶縁膜および前記第１層間窒化シリコン膜ならびに前
記第１絶縁膜を除去することにより、第２ソース／ドレ
イン領域を露出させ、前記第２絶縁膜および前記ポリシ
リコンビット線構造の側壁を露出させて前記第４絶縁膜
により絶縁サイドウォールスペーサーを形成するステッ
プと、 第３ポリシリコン膜を堆積して、均一に前記ストレージ
ノードコンタクトホール内部を均一に被覆するステップ
と、 この第３ポリシリコン膜上に半球状結晶粒シリコン膜を
堆積するステップと、 前記第３絶縁膜の上表面から前記半球状結晶粒シリコン
膜および前記第３ポリシリコン膜ならびに第２ポリシリ
コン膜を除去するステップと、 前記第２層間窒化シリコン膜の上表面から前記第３絶縁
膜を除去して、上層の前記半球状結晶粒シリコン膜なら
びに下層の前記第３ポリシリコン膜を含むストレージノ
ード構造を形成するとともに、前記ストレージノードコ
ンタクトホール内部に前記半球状結晶粒シリコン膜およ
び前記第３ポリシリコン膜が、前記第２層間窒化シリコ
ン膜の上表面から外側へ突出した突出形状を形成するス
テップと、 前記ストレージノード構造上にキャパシター誘電膜を形
成するステップと、 上部電極を形成して前記ポリシリコンビット線構造の上
方に位置する前記スタック型キャパシター構造を完成さ
せるステップとを具備する高密度ＤＲＡＭキャパシター
構造の製造方法。 - 【請求項２】 上記伝送ゲートトランジスターが、さら
に、ポリシリコンゲート構造を含むものであって、厚さ
が約５０〜２００Åのゲート酸化膜上に位置して窒化シ
リコン膜で被覆されるとともに、Ｎ形ソース／ドレイン
領域に対する窒化シリコン側壁を有するものである請求
項１記載の高密度ＤＲＡＭキャパシター構造の製造方
法。 - 【請求項３】 上記第１層間窒化シリコン膜上に配置さ
れる上記した一連の薄膜が、さらに、ＴＥＯＳをガス源
として形成される酸化膜、またはＬＰＣＶＤあるいはＰ
ＥＣＶＤのいずれかにより堆積される厚さが約４０００
〜７０００ÅのＢＰＳＧ膜から形成される下地層となる
第２絶縁膜と、ＬＰＣＶＤまたはＰＥＣＶＤのいずれか
により温度を約５００〜８５０℃として堆積される厚さ
が約５００〜１０００Åとする第２層間窒化シリコン膜
と、ＴＥＯＳをガス源として形成される酸化膜、または
ＬＰＣＶＤあるいはＰＥＣＶＤのいずれかにより堆積さ
れる厚さが約３０００〜８０００ÅのＢＰＳＧ膜で形成
される第３絶縁膜と、ＬＰＣＶＤ法により温度がを約５
００〜７００℃として堆積される厚さが約５００〜２０
００Åの第２ポリシリコン膜とを含むものである請求項
１記載の高密度ＤＲＡＭキャパシター構造の製造方法。 - 【請求項４】 上記した第３絶縁膜および第２絶縁膜の
側壁を露出させて、前記第１ストレージノード開口に形
成される凹溝が、フッ酸緩衝液によりエッチングして得
られるものである請求項１記載の高密度ＤＲＡＭキャパ
シター構造の製造方法。 - 【請求項５】 上記した第２絶縁膜および保護膜となる
窒化シリコン側壁上の上記絶縁サイドウォールスペーサ
ーが、上記ストレージノードコンタクトホール内部の上
記ポリシリコンビット線構造において、ＬＰＣＶＤある
いはＰＥＣＶＤのいずれかにより堆積される酸化シリコ
ンより形成される厚さを約５００〜１０００Åとする第
４絶縁膜を、さらにＣＨＦ3をエッチング剤として異方
性ＲＩＥエッチングして形成されるものである請求項１
記載の高密度ＤＲＡＭキャパシター構造の製造方法。 - 【請求項６】 上記ストレージノードコンタクトホール
が、異方性ＲＩＥプロセスにより、ＣＨＦ3を上記第４
絶縁膜および第１絶縁膜のエッチング剤とし、Ｃｌ2を
上記第１層間窒化シリコン膜のエッチング剤として形成
されるものである請求項１記載の高密度ＤＲＡＭキャパ
シター構造の製造方法。 - 【請求項７】 半導体基板上に深いポケット形ＣＯＢ構
造を形成するものであって、 前記半導体基板上に伝達ゲートトランジスターを作り込
むステップと、 第１絶縁膜上を覆う形でポリシリコンビット線構造を形
成し、前記第１絶縁膜中のコンタクトホールを前記半導
体基板の第１ソース／ドレイン領域にコンタクトさせる
ステップと、 第１層間窒化シリコン膜を堆積させて前記ポリシリコン
ビット線構造を完全に被覆するステップと、 この第１層間窒化シリコン膜上に第２絶縁膜を堆積する
ステップと、 この第２絶縁膜を平坦化するステップと、 この第２絶縁膜上に第２層間窒化シリコン膜を堆積する
ステップと、 この第２層間窒化シリコン膜上に第３絶縁膜を堆積する
ステップと、 この第３絶縁膜上に第２ポリシリコン膜を堆積するステ
ップと、 前記した第２ポリシリコン膜、第３絶縁膜、第２層間窒
化シリコン膜、第２絶縁膜中に、垂直方向が前記第１層
間窒化シリコン膜の上表面までで、かつ水平方向は前記
ポリシリコンビット線構造間に第１ストレージノード開
口を形成するステップと、 この第１ストレージノード開口中で前記第２絶縁膜およ
び前記第３絶縁膜の側壁をエッチングして凹溝を形成す
るステップと、 第４絶縁膜を堆積して前記第２絶縁膜および前記第３絶
縁膜中の凹溝を充填するステップと、 前記第１ストレージノード開口の内部で、前記第１層間
窒化シリコン膜および前記第１絶縁膜ならびに前記第４
絶縁膜を異方性エッチングして、深いポケット形のスト
レージノードコンタクトホールを形成し、前記伝達ゲー
トトランジスターの第２ソース／ドレイン領域が、絶縁
サイドウォールスペーサーが形成される時に、ポリシリ
コンビット線構造の窒化シリコン側壁上の前記第４絶縁
膜とともに露出されるステップと、 前記第２ポリシリコン膜の上表面に第３ポリシリコン膜
を堆積して、前記した深いポケット形のストレージノー
ドコンタクトホール内部を均一に被覆するとともに、前
記第２ソース／ドレイン領域にコンタクトさせるステッ
プと、 前記第３ポリシリコン膜上に半球状結晶粒シリコン膜を
堆積するステップと、 第５絶縁膜で前記した深いポケット形のストレージノー
ドコンタクトホールを充填するステップと、 前記第３絶縁膜の上表面から前記半球状結晶粒シリコン
膜および前記第３ポリシリコン膜ならびに第２ポリシリ
コン膜を除去するステップと、 前記した深いポケット形のストレージノードコンタクト
ホールおよび第２層間窒化シリコン膜の上表面から前記
第５絶縁膜を除去して、前記半球状結晶粒シリコン膜お
よび前記した深いポケット形のストレージノードコンタ
クトホール内部の前記第３ポリシリコン膜を含むストレ
ージノード構造を形成するステップと、 このストレージノード構造上にキャパシター誘電膜を形
成するステップと、 このキャパシター誘電膜上に第４ポリシリコン膜を堆積
するステップと、 この第４ポリシリコン膜をパターニングして前記深いポ
ケット形ＣＯＢ構造の上部電極を形成するステップとを
具備する高密度ＤＲＡＭキャパシター構造の製造方法。 - 【請求項８】 上記第２絶縁膜が、ＴＥＯＳをガス源と
して形成される酸化膜、またはＬＰＣＶＤあるいはＰＥ
ＣＶＤのいずれかによって堆積される厚さが約４０００
〜７０００ÅのＢＰＳＧ膜である請求項７記載の高密度
ＤＲＡＭキャパシター構造の製造方法。 - 【請求項９】 上記第２層間窒化シリコン膜が、ＬＰＣ
ＶＤまたはＰＥＣＶＤのいずれかによって、温度を約５
００〜８５０℃として約５００〜１０００Åの厚さを堆
積するものである請求項７記載の高密度ＤＲＡＭキャパ
シター構造の製造方法。 - 【請求項１０】 上記第３絶縁膜が、ＴＥＯＳをガス源
として形成される酸化膜、またはＬＰＣＶＤあるいはＰ
ＥＣＶＤのいずれかによって堆積される厚さが約３００
０〜８０００ÅのＢＰＳＧ膜である請求項７記載の高密
度ＤＲＡＭキャパシター構造の製造方法。 - 【請求項１１】 上記第２ポリシリコン膜が、ＬＰＣＶ
Ｄ法により温度を約５００〜７００℃として約５００〜
２０００Åの厚さを堆積して形成されるものである請求
項７記載の高密度ＤＲＡＭキャパシター構造の製造方
法。 - 【請求項１２】 上記第３絶縁膜および第２絶縁膜の露
出された側壁において、上記第１ストレージノード開口
に形成される凹溝が、フッ酸緩衝液によるエッチングで
得られるものである請求項７記載の高密度ＤＲＡＭキャ
パシター構造の製造方法。 - 【請求項１３】 上記第４絶縁膜が、酸化シリコン膜で
あり、ＬＰＣＶＤまたはＰＥＣＶＤのいずれかによっ
て、温度を約５００〜８００℃として約５００〜１００
０Åの厚さを堆積して形成されるものである請求項７記
載の高密度ＤＲＡＭキャパシター構造の製造方法。 - 【請求項１４】 上記した深いポケット形のストレージ
ノードコンタクトホールが、異方性ＲＩＥプロセスによ
りＣＨＦ3を上記第４絶縁膜および上記第１絶縁膜のエ
ッチング剤とし、Ｃｌ2を上記第１層間窒化シリコン膜
のエッチング剤として形成されるものである請求項７記
載の高密度ＤＲＡＭキャパシター構造の製造方法。 - 【請求項１５】 上記第２絶縁膜および上記ポリシリコ
ンビット線構造の窒化シリコン側壁上に位置する絶縁サ
イドウォールスペーサーが、異方性ＲＩＥプロセスによ
りＣＨＦ3をエッチング剤として前記第２絶縁膜をエッ
チングして形成されるものである請求項７記載の高密度
ＤＲＡＭキャパシター構造の製造方法。 - 【請求項１６】 上記深いポケット形のストレージノー
ドコンタクトホールを充填するために使用される第５絶
縁膜が、スピンオングラス膜またはＢＰＳＧ膜である請
求項７記載の高密度ＤＲＡＭキャパシター構造の製造方
法。 - 【請求項１７】 上記ポリシリコンビット線構造が、Ｌ
ＰＣＶＤ法により温度を約５００〜７００℃として厚さ
が約１０００〜３０００Åのポリシリコン膜を堆積して
から、ＲＩＥプロセスでＣｌ2をエッチング剤としてパ
ターニングすることにより形成されるものである請求項
１または７記載の高密度ＤＲＡＭキャパシター構造の製
造方法。 - 【請求項１８】 上記第１層間窒化シリコン膜が、ＬＰ
ＣＶＤまたはＰＥＣＶＤのいずれかにより温度を約５０
０〜８５０℃として約５００〜１０００Åの厚さに堆積
形成されるものである請求項１または７記載の高密度Ｄ
ＲＡＭキャパシター構造の製造方法。 - 【請求項１９】 上記第３ポリシリコン膜が、ＬＰＣＶ
Ｄ法により温度を約５００〜７００℃として約７００〜
１５００Åの厚さに堆積されるとともに、堆積後にヒ素
またはリンイオンを注入して形成されるか、あるいは堆
積と同時に注入する技術によりヒ素またはリンを加えた
モノシラン雰囲気で形成されるものである請求項１また
は７記載の高密度ＤＲＡＭキャパシター構造の製造方
法。 - 【請求項２０】 上記第１ストレージノード開口が、上
記した一連の薄膜のＲＩＥプロセスから得られるもの
で、それぞれＣｌ2を上記第２ポリシリコン膜および第
２層間窒化シリコン膜のエッチング剤とし、ＣＨＦ3を
上記第３絶縁膜および上記第２絶縁膜のエッチング剤と
するものである請求項１または７記載の高密度ＤＲＡＭ
キャパシター構造の製造方法。 - 【請求項２１】 上記半球状結晶粒シリコン膜が、ＬＰ
ＣＶＤ法により温度を約５００〜６００℃とし、圧力を
１００ｍTorrとして約３００〜７００Åの厚さを堆積す
るものである請求項１または７記載の高密度ＤＲＡＭキ
ャパシター構造の製造方法。 - 【請求項２２】 上記ストレージノード構造が、ＣＭＰ
プロセスにより、あるいはＣｌ２をエッチング剤とする
異方性ＲＩＥプロセスによって、不要な半球状結晶粒シ
リコン膜および第３ポリシリコン膜を除去することで形
成されるものである請求項１または７記載の高密度ＤＲ
ＡＭキャパシター構造の製造方法。 - 【請求項２３】 上記キャパシター誘電膜が、ＯＮＯ膜
であり、その厚さが約４０〜８０Åの酸化シリコン膜に
等しいものであって、先ず熱酸化により厚さが約１０〜
２０Åの酸化シリコン膜を形成してから厚さが約１０〜
５０Åの窒化シリコン膜を堆積し、この窒化シリコン膜
を熱酸化して、上層が窒化された酸化シリコン膜で下層
が窒化シリコン膜という構造を形成するものである請求
項１または７記載の高密度ＤＲＡＭキャパシター構造の
製造方法。 - 【請求項２４】 上記第４ポリシリコン膜により形成さ
れる上記スタック型キャパシター構造の上記上部電極
が、ＬＰＣＶＤ法により温度を約５００〜７００℃とし
て約１０００〜３０００Åの厚さに堆積されるものであ
る請求項１または７記載の高密度ＤＲＡＭキャパシター
構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16098798A JP3981205B2 (ja) | 1998-06-09 | 1998-06-09 | 高密度ｄｒａｍキャパシター構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16098798A JP3981205B2 (ja) | 1998-06-09 | 1998-06-09 | 高密度ｄｒａｍキャパシター構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164825A true JP2000164825A (ja) | 2000-06-16 |
| JP3981205B2 JP3981205B2 (ja) | 2007-09-26 |
Family
ID=15726425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16098798A Expired - Lifetime JP3981205B2 (ja) | 1998-06-09 | 1998-06-09 | 高密度ｄｒａｍキャパシター構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3981205B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413817B1 (en) * | 2000-07-24 | 2002-07-02 | United Microelectronic Corp. | Method of forming self-aligned stacked capacitor |
| KR20190008399A (ko) * | 2015-12-29 | 2019-01-23 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 스캘롭 프로파일을 가지는 딥 트렌치 커패시터 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335510A (ja) * | 1991-09-06 | 1993-12-17 | Micron Technol Inc | 波状素子接点コンデンサおよび波状素子接点コンデンサを形成するための方法 |
| JPH06196650A (ja) * | 1992-12-25 | 1994-07-15 | Sony Corp | 半導体装置及びその製造方法 |
| JPH07115138A (ja) * | 1993-10-15 | 1995-05-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH08125141A (ja) * | 1994-10-25 | 1996-05-17 | Oki Electric Ind Co Ltd | Ｄｒａｍセルコンタクトの構造及びその形成方法 |
| JPH09321245A (ja) * | 1996-05-30 | 1997-12-12 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
1998
- 1998-06-09 JP JP16098798A patent/JP3981205B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335510A (ja) * | 1991-09-06 | 1993-12-17 | Micron Technol Inc | 波状素子接点コンデンサおよび波状素子接点コンデンサを形成するための方法 |
| JPH06196650A (ja) * | 1992-12-25 | 1994-07-15 | Sony Corp | 半導体装置及びその製造方法 |
| JPH07115138A (ja) * | 1993-10-15 | 1995-05-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH08125141A (ja) * | 1994-10-25 | 1996-05-17 | Oki Electric Ind Co Ltd | Ｄｒａｍセルコンタクトの構造及びその形成方法 |
| JPH09321245A (ja) * | 1996-05-30 | 1997-12-12 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413817B1 (en) * | 2000-07-24 | 2002-07-02 | United Microelectronic Corp. | Method of forming self-aligned stacked capacitor |
| KR20190008399A (ko) * | 2015-12-29 | 2019-01-23 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 스캘롭 프로파일을 가지는 딥 트렌치 커패시터 |
| US10692966B2 (en) | 2015-12-29 | 2020-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep trench capacitor with scallop profile |
| KR102245976B1 (ko) * | 2015-12-29 | 2021-04-30 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 스캘롭 프로파일을 가지는 딥 트렌치 커패시터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3981205B2 (ja) | 2007-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5780338A (en) | Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits | |
| US9576963B2 (en) | Manufacturing method of vertical channel transistor array | |
| US6759704B2 (en) | Method for fabricating semiconductor device, and semiconductor device, having storage node contact plugs | |
| US6709919B2 (en) | Method for making auto-self-aligned top electrodes for DRAM capacitors with improved capacitor-to-bit-line-contact overlay margin | |
| US5913119A (en) | Method of selective growth of a hemispherical grain silicon layer on the outer sides of a crown shaped DRAM capacitor structure | |
| US6168984B1 (en) | Reduction of the aspect ratio of deep contact holes for embedded DRAM devices | |
| US7332392B2 (en) | Trench-capacitor DRAM device and manufacture method thereof | |
| JP2930016B2 (ja) | 半導体装置の製造方法 | |
| US20050253179A1 (en) | Capacitor and method of manufacturing the same | |
| US6642097B2 (en) | Structure for capacitor-top-plate to bit-line-contact overlay margin | |
| US6100137A (en) | Etch stop layer used for the fabrication of an overlying crown shaped storage node structure | |
| US7008843B2 (en) | Methods of forming memory circuitry | |
| US6383863B1 (en) | Approach to integrate salicide gate for embedded DRAM devices | |
| US5726086A (en) | Method of making self-aligned cylindrical capacitor structure of stack DRAMS | |
| US5885866A (en) | Self-registered cylindrical capacitor of high density DRAMs | |
| US6620675B2 (en) | Increased capacitance trench capacitor | |
| US6548348B1 (en) | Method of forming a storage node contact hole in a porous insulator layer | |
| US6163047A (en) | Method of fabricating a self aligned contact for a capacitor over bitline, (COB), memory cell | |
| US6403418B2 (en) | Method of fabricating cup-shape cylindrical capacitor of high density DRAMs | |
| US6518613B2 (en) | Memory cell configuration with capacitor on opposite surface of substrate and method for fabricating the same | |
| JP2820065B2 (ja) | 半導体装置の製造方法 | |
| US6653230B2 (en) | Semiconductor device having concave electrode and convex electrode and method of manufacturing thereof | |
| US5926710A (en) | Method for making dynamic random access memory cells using a novel stacked capacitor process | |
| US5837579A (en) | Rugged polysilicon process for DRAM capacitors | |
| JPH077088A (ja) | 半導体装置のキャパシタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070322 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |