KR930011212A - 에피 실리콘(Epi Si) 증착을 이용한 반도체 셀 제조방법 - Google Patents
에피 실리콘(Epi Si) 증착을 이용한 반도체 셀 제조방법 Download PDFInfo
- Publication number
- KR930011212A KR930011212A KR1019910019936A KR910019936A KR930011212A KR 930011212 A KR930011212 A KR 930011212A KR 1019910019936 A KR1019910019936 A KR 1019910019936A KR 910019936 A KR910019936 A KR 910019936A KR 930011212 A KR930011212 A KR 930011212A
- Authority
- KR
- South Korea
- Prior art keywords
- epi
- region
- deposition
- manufacturing
- semiconductor cell
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 230000008021 deposition Effects 0.000 title claims abstract 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims abstract 8
- 230000000873 masking effect Effects 0.000 claims abstract 2
- 238000001465 metallisation Methods 0.000 claims abstract 2
- 238000000059 patterning Methods 0.000 claims abstract 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000012805 post-processing Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명을 반도체 제조 방법에 관한 것으로, 특히 셀 지역과 주변(Periphery)지역 (이하 페리지역이라 한다.)을 동일 평면상에서 진행하므로써 후공정시에 야기되는 셀 지역과 패리지역의 단차를 감소시키기에 적당하도록한 에피 실리콘(Epi Si)증착을 이용한 반도체 셀 제조 방법에 관한 것이다. 이를 위하여 본 발명에서는, 에피 실리콘(Epi Si)증착을 이용한 반도체 셀 제조 방법에 있어서, 실리콘 기판상에 산화막을 소정의 두께로 형성하고, 마스킹 작업을 하여 패리지역을 오픈시키는 단계(a)와, 상기 페리 지역에 에피 실리콘을 두껍게 증착시킨 후 상기 산화막을 스트립하는 단계(b)와, 그 위에 게이트 캐패시터를 형성하고, BPSG 및 플로잉 공정을 실시한 후 메탈 증착 및 패터닝을 실시하는 단계(c)를 포함하는 에피 실리콘 증착을 이용한 반도체 셀 제조방법.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 기술의 반도체 셀 제조 공정도
제2도는 본 발명의 반도체 셀 제조 공정도
* 도면의 주요부분에 대한 부호 설명
11 : 실리콘 기판 12 : 산화막
13 : 에피 실리콘 14 : 게이트
15 : 캐패시터 16 : BPSG
17 : 메탈
Claims (1)
- 에피 실리콘(Epi Si)증착을 이용한 반도체 셀 제조 방법에 있어서, 실리콘 기판상에 산화막을 소정의 두께로 형성하고, 마스킹 작업을 하여 페리지역을 오픈시키는 단계(a)와, 상기 페리 지역에 에피 실리콘을 두껍게 증착시킨 후 상기 산화막을 스트립하는 단계와(b)와, 그 위에 회로소자 형성공정을 실시하고 BPSG 증착 및 플로잉 공정을 실시한 후 메탈 증착 및 패터닝을 실시하는 단계(c)를 포함하는 에피 실리콘 증착을 이용한 반도체 셀 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019936A KR100189723B1 (ko) | 1991-11-11 | 1991-11-11 | 에피 실리콘(Epi Si) 증착을 이용한 반도체 셀 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019936A KR100189723B1 (ko) | 1991-11-11 | 1991-11-11 | 에피 실리콘(Epi Si) 증착을 이용한 반도체 셀 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930011212A true KR930011212A (ko) | 1993-06-24 |
| KR100189723B1 KR100189723B1 (ko) | 1999-06-01 |
Family
ID=19322560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910019936A KR100189723B1 (ko) | 1991-11-11 | 1991-11-11 | 에피 실리콘(Epi Si) 증착을 이용한 반도체 셀 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100189723B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419749B1 (ko) * | 1996-10-22 | 2004-06-04 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
-
1991
- 1991-11-11 KR KR1019910019936A patent/KR100189723B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419749B1 (ko) * | 1996-10-22 | 2004-06-04 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100189723B1 (ko) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011212A (ko) | 에피 실리콘(Epi Si) 증착을 이용한 반도체 셀 제조방법 | |
| KR970077648A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR940009636B1 (ko) | 캐패시터의 플레이트 구조 | |
| KR0177389B1 (ko) | 반도체 장치의 매복접촉 형성방법 | |
| KR970054242A (ko) | 반도체 소자의 제조방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR940016610A (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR960002742A (ko) | 반도체소자의 제조방법 | |
| KR940022717A (ko) | 게이트 전극 형성 방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR950004583A (ko) | 박막 트랜지스터 제조방법 | |
| KR970052899A (ko) | 필드 산화막 형성방법 | |
| KR960005813A (ko) | 반도체소자의 제조방법 | |
| KR930009069A (ko) | Nand형 rom 셀의 제조방법 및 그 구조 | |
| KR940016577A (ko) | 반도체 소자의 수직 스토리지 노드 형성 방법 | |
| KR960026756A (ko) | 모스(mos) 트랜지스터 제조 방법 | |
| KR950021553A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR970018746A (ko) | 반도체 장치의 캐패시터 형성방법 | |
| KR940016681A (ko) | 반도체 집적회로의 분리영역 제조방법 | |
| KR950021061A (ko) | 실리사이드를 이용한 쌍극자 트랜지스터의 전극제조방법 | |
| KR940018930A (ko) | 반도체 소자의 평탄화 방법 | |
| KR950025874A (ko) | 반도체소자의 게이트전극 제조방법 | |
| KR940009762A (ko) | 반도체 장치의 필드 산화막 형성 방법 | |
| KR970003493A (ko) | 반도체 장치의 게이트 부분의 제조 방법 | |
| KR960009214A (ko) | 박막트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |