KR970077648A - 반도체 장치의 커패시터 제조 방법 - Google Patents

반도체 장치의 커패시터 제조 방법 Download PDF

Info

Publication number
KR970077648A
KR970077648A KR1019960015581A KR19960015581A KR970077648A KR 970077648 A KR970077648 A KR 970077648A KR 1019960015581 A KR1019960015581 A KR 1019960015581A KR 19960015581 A KR19960015581 A KR 19960015581A KR 970077648 A KR970077648 A KR 970077648A
Authority
KR
South Korea
Prior art keywords
film
flushing
semiconductor device
deposited
capacitor
Prior art date
Application number
KR1019960015581A
Other languages
English (en)
Other versions
KR100272160B1 (ko
Inventor
남갑진
박선후
강성훈
김경훈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960015581A priority Critical patent/KR100272160B1/ko
Publication of KR970077648A publication Critical patent/KR970077648A/ko
Application granted granted Critical
Publication of KR100272160B1 publication Critical patent/KR100272160B1/ko

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 장치의 커패시터 제조 방법에 관한 것으로, 본 발명에서는 유전막을 형성하기 위하여 반도체 기판의 하부 전극상에 Ta2O5막을 증착하고, 이와 인-시튜(in situ) 공정으로 200∼600℃의 온도하에서 상기 Ta2O5막상에 충분한 양의 O2를 흘려주어 O2플러싱(flushing)을 행하고, 상기 O2플러싱된 Ta2O5막상에 다시 Ta2O5막을 증착하는 단계를 포함한다. 본 발명의 의하면, 반도체 장치의 커패시터 유전막으로서 사용되는 Ta2O5막의 두께를 균일하게 증착할 수 있고, 또한 O2플러싱에 의해 Ta2O5막에서 미반응의 Ta2O5가 감소되어 유전막 내에서 불순물이 감소되는 효과가 있다.

Description

반도체 장치의 커패시터 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따라 반도체 장치의 커패시터를 제조하기 위하여 유전막을 형성하는 방법을 설명하기 위한 단면도이다.

Claims (4)

  1. 반도체 기판상에 하부 전극과, 유전막과, 상부 전극을 갖춘 커패시터를 제조하는 방법에 있어서, 상기 유전막을 형성하는 단계는 상기 하부 전극상에 Ta2O5막을 증착하는 제1단계와, 상기 제1단계와 인-시튜(in situ) 공정으로 200∼600℃의 온도하에서 상기 Ta2O5막상에 충분한 양의 O2를 흘려주어 O2플러싱(flushing)을 행하는 제2단계와, 상기 O2플러싱된 Ta2O5막상에 다시 Ta2O5막을 증착하는 제3단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
  2. 제1항에 있어서, 상기 유전막을 형성하는 단계는 또한 상기 제2단계 및 제3단계를 소정의 횟수 만큼 반복하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
  3. 제1항에 있어서, 상기 제1단계에서 Ta2O5막을 1∼500Å의 두께로 증착하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
  4. 제1항에 있어서, 상기 O2플러싱을 위한 가스 소스로서 N2O, O3또는 UV-O3를 사용하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019960015581A 1996-05-11 1996-05-11 반도체 장치의 커패시터 제조방법 KR100272160B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960015581A KR100272160B1 (ko) 1996-05-11 1996-05-11 반도체 장치의 커패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015581A KR100272160B1 (ko) 1996-05-11 1996-05-11 반도체 장치의 커패시터 제조방법

Publications (2)

Publication Number Publication Date
KR970077648A true KR970077648A (ko) 1997-12-12
KR100272160B1 KR100272160B1 (ko) 2000-11-15

Family

ID=66219985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015581A KR100272160B1 (ko) 1996-05-11 1996-05-11 반도체 장치의 커패시터 제조방법

Country Status (1)

Country Link
KR (1) KR100272160B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100343134B1 (ko) * 1998-07-09 2002-10-25 삼성전자 주식회사 유전막형성방법
KR100382742B1 (ko) * 2002-04-19 2003-05-09 삼성전자주식회사 반도체 소자의 커패시터 형성방법
KR100672766B1 (ko) * 2005-12-27 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100902103B1 (ko) * 2007-05-14 2009-06-09 주식회사 하이닉스반도체 캐패시터의 제조 방법 및 상기 캐패시터를 포함하는 반도체 소자 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100343134B1 (ko) * 1998-07-09 2002-10-25 삼성전자 주식회사 유전막형성방법
KR100382742B1 (ko) * 2002-04-19 2003-05-09 삼성전자주식회사 반도체 소자의 커패시터 형성방법
KR100672766B1 (ko) * 2005-12-27 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100902103B1 (ko) * 2007-05-14 2009-06-09 주식회사 하이닉스반도체 캐패시터의 제조 방법 및 상기 캐패시터를 포함하는 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR100272160B1 (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
KR930005121A (ko) 반도체 장치 제조 방법
KR930009023A (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법
KR960032740A (ko) 반도체 메모리소자의 커패시터 구조 및 그 제조방법
KR970077648A (ko) 반도체 장치의 커패시터 제조 방법
KR100451517B1 (ko) 반도체소자의 캐패시터 제조방법
KR980006341A (ko) 반도체 소자의 캐패시터 제조 방법
KR970024215A (ko) 진공어닐에 의한 오산화탄탈륨 커패시터 형성방법
KR960035876A (ko) 반도체 장치의 커패시터 유전체막 형성방법
KR930011212A (ko) 에피 실리콘(Epi Si) 증착을 이용한 반도체 셀 제조방법
KR970018073A (ko) 텅스텐 폴리사이드 게이트 전극 형성 방법
KR970018246A (ko) 반도체 메모리 셀의 제조방법
KR940016505A (ko) 반도체 소자의 콘택 형성 방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR950004548A (ko) 반도체소자 제조방법
KR970003426A (ko) 반도체 장치의 제조 방법
KR970077199A (ko) 반도체 소자의 배선층 형성방법
KR980006290A (ko) 강유전체 램 제조 방법
KR930024106A (ko) 반도체 소자의 콘택형성방법
KR950025984A (ko) 캐패시터 제조방법
KR960043179A (ko) 반도체 소자의 폴리실리콘 형성방법
KR970052785A (ko) 반도체 소자 제조방법
KR930005179A (ko) 반도체장치의 제조방법
KR970072422A (ko) 메모리셀 캐패시터 및 그 제조방법
KR980005854A (ko) 산화막 형성 방법
KR970052893A (ko) 반도체 소자의 텅스텐 실리사이드층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee