KR970024215A - 진공어닐에 의한 오산화탄탈륨 커패시터 형성방법 - Google Patents

진공어닐에 의한 오산화탄탈륨 커패시터 형성방법 Download PDF

Info

Publication number
KR970024215A
KR970024215A KR1019950037756A KR19950037756A KR970024215A KR 970024215 A KR970024215 A KR 970024215A KR 1019950037756 A KR1019950037756 A KR 1019950037756A KR 19950037756 A KR19950037756 A KR 19950037756A KR 970024215 A KR970024215 A KR 970024215A
Authority
KR
South Korea
Prior art keywords
film
capacitor
tantalum pentoxide
forming
annealing
Prior art date
Application number
KR1019950037756A
Other languages
English (en)
Inventor
박인성
박영옥
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950037756A priority Critical patent/KR970024215A/ko
Publication of KR970024215A publication Critical patent/KR970024215A/ko

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

오산화탄탈륨막 형성방법 및 이를 이용한 반도체소자 제조방법이 개시되어 있다. 오산화탄탈륨막 형성방법은 기판상에 Ta2O5막을 증착한 후, 진공 분위기에서 어닐링을 행하는 공정으로 이루어진다. 이에 따라 Ta2O5막내에 존재하는 불순물이 제거됨으로써 Ta2O5를 커패시터 유전체막에 적용했을 경우 커패시터의 누설전류 특성이 향상된다.

Description

진공어닐에 의한 오산화탄탈륨 커패시터 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 오산화탄탈륨(Ta2O5)을 증착한 경우(#1), Ta2O5를 증착한 후 UV-O3어닐링을 행한 경우(#2) 및 Ta2O5를 증착한 후 UV-O3어닐링 및 건식-O2어닐링을 행한 경우(#3)의 각각의 TDS(Thermal Desorption Spectroscopy) 결과를 나타낸 것,
제2도는 Ta2O5증착 후의 RGA(Residual Gas Analysis) 데이타와 Ta2O5를 증착한 후 진공 분위기에서의 어닐링을 행한 후의 RGA데이타를 비교하여 나타낸 것,
제3도는 본 발명의 일실시예에 의한 커패시터 단면구조도이다.

Claims (8)

  1. 기판 상에 Ta2O5막을 증착한 후, 진공 분위기에서 어닐링을 행하는 것을 특징으로 하는 오산화탄탈륨막 형성방법.
  2. 제1항에 있어서, 상기 진공 분위기에서의 어닐링은 3mTorr이하에서 진행하는 것을 특징으로 하는 오산화탄탈륨막 형성방법.
  3. 제1항에 있어서, 상기 진공 분위기에서의 어닐링은 진공상태에서 UV-O3, 플라즈마-O2, 플라즈마-N2O, 건식-O2, 습식-O2및 RTO중에서 선택한 어느 하나 또는 이중 조합된 것을 이용하여 진행하는 것을 특징으로 하는 오산화탄탈륨막 형성방법.
  4. 반도체기판 상에 커패시터 하부전극을 형성하는 공정과, 상기 하부전극 전면에 Ta2O5를 증착한 후, 진공 분위기에서 어닐링을 행하여 커패시터 유전체막을 형성하는 공정, 및 상기 Ta2O5막 전면에 커패시터 상부전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  5. 제4항에 있어서, 상기 커패시터 하부전극은 폴리실리콘, TiN, WN, Ti, W, Pt 중에서 선택된 어느 한 물질로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  6. 제4항에 있어서, 상기 커패시터 하부전극은 폴리실리콘, TiN, WN, Ti, W, Pt의 이중조합 이상으로 이루어진 물질로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  7. 제4항에 있어서, 상기 커패시터 상부전극은 폴리실리콘, TiN, WN, Ti, W, Pt중에서 선택된 어느 한 물질로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  8. 제4항에 있어서, 상기 커패시터 상부전극은 폴리실리콘, TiN, WN, Ti, W, Pt의 이중조합 이상으로 이루어진 물질로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950037756A 1995-10-28 1995-10-28 진공어닐에 의한 오산화탄탈륨 커패시터 형성방법 KR970024215A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950037756A KR970024215A (ko) 1995-10-28 1995-10-28 진공어닐에 의한 오산화탄탈륨 커패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950037756A KR970024215A (ko) 1995-10-28 1995-10-28 진공어닐에 의한 오산화탄탈륨 커패시터 형성방법

Publications (1)

Publication Number Publication Date
KR970024215A true KR970024215A (ko) 1997-05-30

Family

ID=66584271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037756A KR970024215A (ko) 1995-10-28 1995-10-28 진공어닐에 의한 오산화탄탈륨 커패시터 형성방법

Country Status (1)

Country Link
KR (1) KR970024215A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268792B1 (ko) * 1997-06-30 2000-10-16 김영환 반도체 소자의 캐패시터 형성방법
KR100450681B1 (ko) * 2002-08-16 2004-10-02 삼성전자주식회사 반도체 메모리 소자의 커패시터 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268792B1 (ko) * 1997-06-30 2000-10-16 김영환 반도체 소자의 캐패시터 형성방법
KR100450681B1 (ko) * 2002-08-16 2004-10-02 삼성전자주식회사 반도체 메모리 소자의 커패시터 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP3202893B2 (ja) 低温オゾン・プラズマ・アニールによる酸化タンタル薄膜製造方法
KR970018493A (ko) 반도체 장치의 커패시터 제작방법
KR960043218A (ko) 반도체 장치의 커패시터 및 그 제조방법
KR970018578A (ko) 반도체 장치의 커패시터 구조 및 그 제조방법
KR970008552A (ko) 반도체 장치의 캐패시터 제조방법
KR940012608A (ko) 반도체 메모리 장치의 캐패시터 제조방법
KR960006038A (ko) 비랜덤 서브-리쏘그라피 수직 스택 커패시터
KR960043216A (ko) 고유전율 캐패시터의 하부전극 형성방법
KR960030416A (ko) 반도체 장치의 캐패시터 및 그 제조방법
US20020177273A1 (en) Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant
KR960032740A (ko) 반도체 메모리소자의 커패시터 구조 및 그 제조방법
KR970024215A (ko) 진공어닐에 의한 오산화탄탈륨 커패시터 형성방법
KR960032739A (ko) 반도체장치의 커패시터 및 그 제조방법
KR101075528B1 (ko) 반도체 장치의 캐패시터 제조방법
KR970054048A (ko) 반도체장치의 커패시터 제조방법
KR970030833A (ko) 반도체 장치의 캐패시터 제조방법
KR100451501B1 (ko) 반도체메모리소자의캐패시터형성방법
KR960035876A (ko) 반도체 장치의 커패시터 유전체막 형성방법
KR970063726A (ko) 반도체 메모리소자의 커패시터 제조방법
KR970077648A (ko) 반도체 장치의 커패시터 제조 방법
KR970024207A (ko) 디램 반도체소자의 제조방법(method for fabricating DRAM semiconductor device)
JP2001223334A (ja) 半導体装置製造方法および半導体装置
KR960019696A (ko) 커패시터 구조 및 그 제조방법
KR20010018819A (ko) 고유전율의 게이트 절연막을 갖는 트랜지스터의 형성방법
KR970018589A (ko) 반도체 메모리 장치의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application