KR970018578A - 반도체 장치의 커패시터 구조 및 그 제조방법 - Google Patents

반도체 장치의 커패시터 구조 및 그 제조방법 Download PDF

Info

Publication number
KR970018578A
KR970018578A KR1019950031653A KR19950031653A KR970018578A KR 970018578 A KR970018578 A KR 970018578A KR 1019950031653 A KR1019950031653 A KR 1019950031653A KR 19950031653 A KR19950031653 A KR 19950031653A KR 970018578 A KR970018578 A KR 970018578A
Authority
KR
South Korea
Prior art keywords
forming
metal layer
film
layer
semiconductor substrate
Prior art date
Application number
KR1019950031653A
Other languages
English (en)
Other versions
KR100232160B1 (ko
Inventor
이영종
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950031653A priority Critical patent/KR100232160B1/ko
Priority to US08/592,233 priority patent/US5741734A/en
Priority to JP8034268A priority patent/JP2754191B2/ja
Publication of KR970018578A publication Critical patent/KR970018578A/ko
Priority to US09/001,634 priority patent/US5998824A/en
Application granted granted Critical
Publication of KR100232160B1 publication Critical patent/KR100232160B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/138—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로, 특히 대용량의 커패시턴스를 갖는 반도체 장치의 커패시터 구조 및 그 제조방법에 관한 것이다.
본 발명에 따른 커패시터는 반도체기판; 상기 반도체 기판상에 형성되고 외측벽에 질화처리막이 형성된 제1금속층과 제2금속층; 상기 제1 및 제2금속층의 전면에 형성된 울퉁불퉁한 표면을 갖는 텅스텐막; 상기 텅스텐막상에 형성된 유전체막; 상기 유전체막 상부에 형성된 상부전극을 포함하여 구성된다. 또한 본 발명에 따른 커패시터의 제조방법은 반도체 기판을 준비하는 단계;
상기 반도체 기판상에 제1금속층과 제 2 금속층을 차례로 형성하는 단계; 상기 제1금속층의 외측면에 질화처리막을 형성하는 단계; 상기 제1 및 제2금속층들 전면에 울퉁불퉁한 표면을 갖는 텅스텐막을 형성하는 단계; 기상 텅스텐막 표면에 유전체막를 형성하는 단계; 상기 유전체막상에 상부전극을 형성하는 단계를 포함하여 이루어진다.

Description

반도체 장치의 커패시터 구조 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 커패시터의 구조단면도.

Claims (18)

  1. 반도체 기판상에 형성되고, 외측면에 질화처리막이 형성된 제1금속층; 상기 제1금속층상에 형성된 제2금속층; 상기 제1 및 제2금속층들 전면에 형성된 울퉁불퉁한 표면을 갖는 텅스텐막; 상기 텅스텐막 표면에 형성된 유전체막; 상기 유전체막상에 형성된 제3금속층을 포함하여 구성된 반도체 장치의 커패시터 구조.
  2. 제1항에 있어서, 상기 제1금속층은 Ti물질로 형성되어 있는 것을 특징으로 하는 반도체 장치의 커패시터 구조.
  3. 제1항에 있어서, 상기 제2금속층은 TiN물질로 형성되어 있는 것을 특징으로 하는 반도체 장치의 커패시터 구조.
  4. 제1항에 있어서, 상기 제2금속층은 고융점 금속으로 형성되어 있는 것을 특징으로 하는 반도체 장치의 커패시터 구조.
  5. 제1항에 있어서, 상기 제2금속층은 고유점 실리사이드로 형성되어 있는 것을 특징으로 하는 반도체 장치의 커패시터 구조.
  6. 제1항에 있어서, 사이 유전체막은 Ta2O5물질로 형성되어 있는 것을 특징으로 하는 반도체 장치의 커패시터 구조.
  7. 제6항에 있어서, 상기 제3금속층은 고융점 금속으로 형성되어 있는 것을 특징으로 하는 반도체 장치의 커패시터 구조.
  8. 제1항에 있어서, 상기 제3금속층은 고융점 실리사이드로 형성되어 있는 것을 특징으로 하는 반도체 장치의 커패시터 구조.
  9. 표면내에 불순물 확산영역이 형성된 반도체 기판; 상기 반도체 기판상에 형성되고 콘택홀을 갖는 절연막; 상기 불순물 확산영역과 전기적으로 접촉되도록 상기 콘택홀내에 형성된 반도체층; 상기 반도체층을 포함한 절연막 상부에 형성되고 외측면에 질화처리막이 형성된 Ti층; 상기 Ti층; 상기 Ti층상에 형성된 TiN층; 상기 Ti층 및 TiN층들 전면에 형성된 울퉁불퉁한 표면을 갖는 텅스텐막; 상기 텅스텐막상에 형성된 유전체막; 상기 유전체막 상부에 형성된 상부전극을 포함하여 구성된 반도체 장치의 커패시터 구조.
  10. 반도체 기판을 준비하는 단계; 상기 반도체 기판상에 제1 및 제2금속층들을 순차적으로 형성하는 단계;상기 제1금속층의 외측면에 질화처리막을 형성하는 단계; 상기 제1금속층 및 제2금속층 전면에 울퉁불퉁한 표면을 갖는 텅스텐막을 형성하는 단계; 상기 텅스텐막상에 유전체막을 형성하는 단계; 상기 유전체막상에 제3금속층을 형성하는 단계로 이루어진 반도체 장치의 커패시터 제조방법.
  11. 제10항에 있어서, 상기 제1금속층을 형성하는 단계는 제1금속층을 Ti물질로 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  12. 제10항 있어서, 상기 제2금속층을 형성하는 단계는 제2금속층을 TiN물질로 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  13. 제10항에 있어서, 상기 제2금속층을 형성하는 단계는 제2금속층을 고융점 금속으로 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  14. 제10항에 있어서, 상기 제2금속층을 형성하는 단계는 제2금속층을 고융점 실리사이드로 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  15. 표면내에 불순물 확산영역이 형성된 반도체 기판을 준비하는 단계; 상기 반도체 기판상에 콘택홀을 갖는 절연막을 형성하는 단계; 상기 콘택홀내에 상기 불순물 확산영역과 전기적으로 접촉되도록 반도체층을 형성하는 단계; 상기 반도체층 상부를 포함한 절연막 상부에 Ti층과 TiN층을 차례로 형성하여 패터닝하는 단계; 상기 Ti층의 외측면에 질화처리막을 형성하는 단계; 상기 Ti층과 TiN층 전면에 울퉁불퉁한 표면을 갖는 텅스텐막을 형성하는 단계; 상기 텅스텐막 표면에 Ta2O5로 된 유전체막을 형성하는 단계; 상기 유전체막상에 상부전극을 형성하는 단계를 포함하여 이루어진 반도체 장치의 커패시터 제조방법.
  16. 제15항에 있어서, 상기 질화처리막을 형성하는 단계는 제1금속층의 외측면을 약 500~1000℃ 온도하에 NH3또는 N2분위기에서 RTN 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  17. 제15항에 있어서, 상기 질화처리막을 형성하는 단계는 제1금속층의 외측면을 약 250~600℃ 온도하에서 플라즈마 NH3또는 N2처리하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  18. 제15항에 있어서, 상기 질화처리막을 형성하는 단계는 질화처리막의 두께를 적어도 약 50Å 이상 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
KR1019950031653A 1995-09-25 1995-09-25 반도체 장치의 커패시터 구조 및 그 제조방법 KR100232160B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950031653A KR100232160B1 (ko) 1995-09-25 1995-09-25 반도체 장치의 커패시터 구조 및 그 제조방법
US08/592,233 US5741734A (en) 1995-09-25 1996-01-26 Capacitor structure for semiconductor device and method of manufacturing the same
JP8034268A JP2754191B2 (ja) 1995-09-25 1996-01-30 半導体デバイスのキャパシタ構造及びその製造方法
US09/001,634 US5998824A (en) 1995-09-25 1997-12-31 Capacitor structure having a lower electrode with a rough surface, a plurality of metal layers and a nitridation treated film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031653A KR100232160B1 (ko) 1995-09-25 1995-09-25 반도체 장치의 커패시터 구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970018578A true KR970018578A (ko) 1997-04-30
KR100232160B1 KR100232160B1 (ko) 1999-12-01

Family

ID=19427746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031653A KR100232160B1 (ko) 1995-09-25 1995-09-25 반도체 장치의 커패시터 구조 및 그 제조방법

Country Status (3)

Country Link
US (2) US5741734A (ko)
JP (1) JP2754191B2 (ko)
KR (1) KR100232160B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424192B1 (ko) * 1998-12-30 2004-05-17 주식회사 하이닉스반도체 캐패시터 제조방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858838A (en) * 1998-02-23 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for increasing DRAM capacitance via use of a roughened surface bottom capacitor plate
US5612558A (en) 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride
KR100195216B1 (ko) * 1995-12-26 1999-06-15 윤종용 반도체 메모리 장치의 커패시터 및 그 제조 방법
US6218260B1 (en) 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
US6255159B1 (en) 1997-07-14 2001-07-03 Micron Technology, Inc. Method to form hemispherical grained polysilicon
KR100247935B1 (ko) * 1997-10-22 2000-03-15 윤종용 오산화 이탄탈륨 유전체막을 갖는 커패시터 형성방법
JP3523093B2 (ja) * 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
US6555455B1 (en) * 1998-09-03 2003-04-29 Micron Technology, Inc. Methods of passivating an oxide surface subjected to a conductive material anneal
US6004857A (en) * 1998-09-17 1999-12-21 Taiwan Semiconductor Manufacturing Company Method to increase DRAM capacitor via rough surface storage node plate
US6303430B1 (en) * 1998-11-04 2001-10-16 United Microelectronics Corp. Method of manufacturing DRAM capacitor
KR100282484B1 (ko) * 1998-12-16 2001-02-15 윤종용 디램 셀 커패시터 및 그의 제조방법
KR100359860B1 (ko) * 1998-12-31 2003-02-20 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100363083B1 (ko) 1999-01-20 2002-11-30 삼성전자 주식회사 반구형 그레인 커패시터 및 그 형성방법
TW408486B (en) * 1999-03-10 2000-10-11 Nanya Technology Corp The manufacture method of crown shape capacitor with rough surface
KR100317042B1 (ko) 1999-03-18 2001-12-22 윤종용 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법
US6368514B1 (en) 1999-09-01 2002-04-09 Luminous Intent, Inc. Method and apparatus for batch processed capacitors using masking techniques
KR100343287B1 (ko) * 1999-09-21 2002-07-15 윤종용 고집적 강유전체 메모리 소자의 형성 방법
US6207497B1 (en) * 2000-05-05 2001-03-27 United Microelectronics Corp. Conformity of ultra-thin nitride deposition for DRAM capacitor
KR100587046B1 (ko) * 2000-05-31 2006-06-07 주식회사 하이닉스반도체 반도체 소자의 전하저장 전극 제조 방법
KR100363013B1 (ko) * 2000-06-28 2002-11-29 삼성전자 주식회사 반도체 장치의 금속 패턴 형성 방법
US6617689B1 (en) * 2000-08-31 2003-09-09 Micron Technology, Inc. Metal line and method of suppressing void formation therein
JP2002222933A (ja) 2001-01-26 2002-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7045381B1 (en) * 2002-06-28 2006-05-16 Silicon Light Machines Corporation Conductive etch stop for etching a sacrificial layer
KR100988082B1 (ko) * 2003-05-21 2010-10-18 삼성전자주식회사 스택형 커패시터, 그를 구비한 반도체 메모리 소자 및 그제조방법
US20050098808A1 (en) * 2003-11-07 2005-05-12 Moon Bum-Ki Electronic deivce and method for its fabrication
US7253104B2 (en) * 2003-12-01 2007-08-07 Micron Technology, Inc. Methods of forming particle-containing materials
US7180116B2 (en) * 2004-06-04 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned metal electrode to eliminate native oxide effect for metal insulator semiconductor (MIS) capacitor
FR2871935A1 (fr) * 2004-06-18 2005-12-23 St Microelectronics Crolles 2 Circuit integre comprenant un condensateur a elecrodes metalliques et procede de fabrication d'un tel condensateur
KR100652426B1 (ko) * 2005-08-16 2006-12-01 삼성전자주식회사 도펀트 침투를 방지한 반도체 소자의 커패시터 및 그제조방법
CN110164850A (zh) * 2018-02-15 2019-08-23 松下知识产权经营株式会社 电容元件和电容元件的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4638400A (en) * 1985-10-24 1987-01-20 General Electric Company Refractory metal capacitor structures, particularly for analog integrated circuit devices
US5182232A (en) * 1991-04-08 1993-01-26 Micron Technology, Inc. Metal silicide texturizing technique
US5223081A (en) * 1991-07-03 1993-06-29 Doan Trung T Method for roughening a silicon or polysilicon surface for a semiconductor substrate
US5262662A (en) * 1991-10-31 1993-11-16 Micron Technology, Inc. Storage node capacitor having tungsten and etched tin storage node capacitor plate
US5418180A (en) * 1994-06-14 1995-05-23 Micron Semiconductor, Inc. Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
JP2839076B2 (ja) * 1995-05-11 1998-12-16 日本電気株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424192B1 (ko) * 1998-12-30 2004-05-17 주식회사 하이닉스반도체 캐패시터 제조방법

Also Published As

Publication number Publication date
US5741734A (en) 1998-04-21
US5998824A (en) 1999-12-07
KR100232160B1 (ko) 1999-12-01
JP2754191B2 (ja) 1998-05-20
JPH0992798A (ja) 1997-04-04

Similar Documents

Publication Publication Date Title
KR970018578A (ko) 반도체 장치의 커패시터 구조 및 그 제조방법
US5604140A (en) Method for forming fine titanium nitride film and method for fabricating semiconductor element using the same
US7166885B2 (en) Semiconductor devices
KR970008552A (ko) 반도체 장치의 캐패시터 제조방법
KR940010207A (ko) 반도체 소자 제조방법
KR960035843A (ko) 반도체 소자의 금속 배선 형성방법
US6197651B1 (en) Structure and method for forming a capacitor dielectric using yttrium barium copper oxide
KR100313256B1 (ko) 반도체장치및그제조방법
KR970008551A (ko) 고유전막 캐패시터의 제조방법
KR970054022A (ko) 반도체소자의 캐패시터 형성방법
KR100196219B1 (ko) 반도체 기억소자의 비트라인 제조방법 및 그 구조
US6730616B2 (en) Versatile plasma processing system for producing oxidation resistant barriers
KR100331261B1 (ko) 반도체장치의 제조 방법
KR980006341A (ko) 반도체 소자의 캐패시터 제조 방법
KR980006377A (ko) 반도체소자의 캐패시터 제조방법
KR20010027082A (ko) 반도체 소자의 캐패시터 제조방법
KR0156216B1 (ko) 박막트랜지스터 제조방법
KR100425153B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100515076B1 (ko) 반도체 소자의 확산방지막 형성 방법
KR930024117A (ko) 반도체 장치의 다층배선 형성방법
KR960019696A (ko) 커패시터 구조 및 그 제조방법
KR940016791A (ko) 반도체 메모리 장치의 캐패시터 구조 및 제조방법
KR950024265A (ko) 반도체 장치의 금속 콘택부 구조 및 형성방법
KR970067874A (ko) 반도체장치의 캐패시터 형성방법
KR930005179A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19981214

Effective date: 19990531

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 17

EXPY Expiration of term