KR970008551A - 고유전막 캐패시터의 제조방법 - Google Patents

고유전막 캐패시터의 제조방법 Download PDF

Info

Publication number
KR970008551A
KR970008551A KR1019950020393A KR19950020393A KR970008551A KR 970008551 A KR970008551 A KR 970008551A KR 1019950020393 A KR1019950020393 A KR 1019950020393A KR 19950020393 A KR19950020393 A KR 19950020393A KR 970008551 A KR970008551 A KR 970008551A
Authority
KR
South Korea
Prior art keywords
manufacturing
lower electrode
ferroelectric thin
thin film
capacitor
Prior art date
Application number
KR1019950020393A
Other languages
English (en)
Other versions
KR0165408B1 (ko
Inventor
박순오
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950020393A priority Critical patent/KR0165408B1/ko
Publication of KR970008551A publication Critical patent/KR970008551A/ko
Application granted granted Critical
Publication of KR0165408B1 publication Critical patent/KR0165408B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

고유전막 캐패시터 제작을 위한 열처리 조건을 최적화한 캐패시터 제조방법을 개시한다. 본 발명은 트랜지스터들이 형성되어 있는 소정 기판상의 층간절연막 위에 하부전극을 형성하고, 상기 하부전극 상에 페로브스카이트(perovskite) 구조의강유전 박막을 형성하고, 상기 강유전 박막 상에 상부전극을 형성하여 고유전막 캐패시터를 제작한 후, 상기 결과물을 질소 분위기에서 700∼800℃의 온도로 약 30분간 열처리하여 종래 기술에 비해 고유전막의 등가-산화막 환산두께를 줄여 유전특성을 개선하고 캐패시턴스를 증대시킬 수 있는 효과를 발휘한다.

Description

고유전막 캐패시터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2D도는 본 발명에 의한 고유전막 캐패시터의 제도방법을 각 단계별로 순차적으로 도시한 공정단면도이다.

Claims (6)

  1. 고집적 반도체장치의 고유전막 캐패시터 제조 방법에 있어서, 트랜지스터들이 형성되어 있는 소정 기판상의 층간절연막 위에 하부전극을 형성하는 단계; 상기 하부전극 상에 페로브스카이트(perovskite)구조의 강유전 박막을 형성하는 단계; 상기 강유전 박막 상에 상부전극을 형성하는 단계; 및 상기 결과물을 질소와 아르곤 등과 같은 비산화성 분위기에서 700∼800℃의 온도로 열처리하는 단계를 구비하는 것을 특징으로 하는 고유전막 캐패시터 제조방법.
  2. 제1항에 있어서, 상기 하부전극의 부착력 향상 및 하지막과의 상호 확산을 방지하기 위하여, 상기 층간절연막과 상기 하부전극과의 계면에 Ti, TiN 또는 Ta으로 이루어진 장벽층을 형성하는 단계를 더 구비하는 것을 특징으로하는 고유전막 캐패시터의 제조 방법.
  3. 제1항에 있어서, 상기 하부전극의 구성물질로서, 500∼3000Å 두께의 Pt, Ru, Ir, 및 IrO2으로 이루어진 일군의 그룹 가운데 어느 하나의 비산화성 금속을 사용하는 것을 특징으로 하는 고유전막 캐패시터 제조 방법.
  4. 제1항에 있어서, 상기 페로브스카이트(perovskite) 구조의 강유전 박막으로 BST, STO, PZT 및 PLZT중의 어느 하나를 사용하는 것을 특징으로 하는 고유전막 캐패시터의 제조 방법.
  5. 제1항 및 제4항중의 어느 한 항에 있어서, 상기 강유전 박막이 600∼660℃ 에서의 스퍼터링 증착방법에 의해 200∼500Å 두께로 증착되는 것을 특징으로 하는 고유전막 캐패시터 제조 방법.
  6. 제1항에 있어서, 상기 열처리 시간이 30분인 것을 특징으로 하는 고유전막 캐패시터 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950020393A 1995-07-11 1995-07-11 고유전막 캐패시터의 제조방법 KR0165408B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950020393A KR0165408B1 (ko) 1995-07-11 1995-07-11 고유전막 캐패시터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950020393A KR0165408B1 (ko) 1995-07-11 1995-07-11 고유전막 캐패시터의 제조방법

Publications (2)

Publication Number Publication Date
KR970008551A true KR970008551A (ko) 1997-02-24
KR0165408B1 KR0165408B1 (ko) 1998-12-15

Family

ID=19420371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020393A KR0165408B1 (ko) 1995-07-11 1995-07-11 고유전막 캐패시터의 제조방법

Country Status (1)

Country Link
KR (1) KR0165408B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477394B1 (ko) * 2000-11-01 2005-03-17 인터내셔널 비지네스 머신즈 코포레이션 저 동작 전압을 요하는 유기-무기 하이브리드 반도체를갖춘 박막 전계 효과 트랜지스터
KR100509851B1 (ko) * 2001-01-31 2005-08-23 후지쯔 가부시끼가이샤 용량 소자 및 그 제조 방법, 및 반도체 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000025577A (ko) * 1998-10-13 2000-05-06 윤종용 질소 분위기 열처리에 의한 pzt 캐패시터의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477394B1 (ko) * 2000-11-01 2005-03-17 인터내셔널 비지네스 머신즈 코포레이션 저 동작 전압을 요하는 유기-무기 하이브리드 반도체를갖춘 박막 전계 효과 트랜지스터
KR100509851B1 (ko) * 2001-01-31 2005-08-23 후지쯔 가부시끼가이샤 용량 소자 및 그 제조 방법, 및 반도체 장치

Also Published As

Publication number Publication date
KR0165408B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR100386539B1 (ko) 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법
US5554564A (en) Pre-oxidizing high-dielectric-constant material electrodes
US5973911A (en) Ferroelectric thin-film capacitor
KR100400846B1 (ko) 내열 금속 동반 장벽을 갖는 복합체 이리듐-금속-산소장벽 구조 및 그의 제조방법
US7166885B2 (en) Semiconductor devices
KR970018578A (ko) 반도체 장치의 커패시터 구조 및 그 제조방법
US6420740B1 (en) Lead germanate ferroelectric structure with multi-layered electrode
KR100360413B1 (ko) 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법
KR100275121B1 (ko) 강유전체 캐패시터 제조방법
KR970008552A (ko) 반도체 장치의 캐패시터 제조방법
US6284587B1 (en) Fabricating method for semiconductor device
KR100358430B1 (ko) 이리듐 복합 배리어 구조 및 그의 제조 방법
KR970008551A (ko) 고유전막 캐패시터의 제조방법
JP2000503725A (ja) 誘電率εの高い誘電体層または強誘電体層の製造方法
KR0155866B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
US6683001B2 (en) Method for manufacturing a semiconductor device whereby degradation of surface morphology of a metal layer from thermal oxidation is suppressed
KR100555483B1 (ko) 수소 열처리를 포함하는 반도체장치의 커패시터 제조방법
KR100275113B1 (ko) 반도체장치의강유전체캐패시터제조방법
KR940010315A (ko) 강유전체 박막을 이용한 커패시터 제조방법
KR19980037961A (ko) 반도체 소자의 커패시터 제조방법
KR100326242B1 (ko) 반도체장치의커패시터형성방법
KR20040082511A (ko) 반도체 메모리 소자 및 그 제조방법
KR100233277B1 (ko) 강유전체 램 제조 방법
KR100265333B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR100325458B1 (ko) 반도체메모리소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee