KR980006377A - 반도체소자의 캐패시터 제조방법 - Google Patents
반도체소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR980006377A KR980006377A KR1019960025727A KR19960025727A KR980006377A KR 980006377 A KR980006377 A KR 980006377A KR 1019960025727 A KR1019960025727 A KR 1019960025727A KR 19960025727 A KR19960025727 A KR 19960025727A KR 980006377 A KR980006377 A KR 980006377A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- heat treatment
- semiconductor substrate
- platinum
- thickness
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 반도체기판 상부의 하부절연층을 식각하여 형성된 콘택홀에 콘택프러그를 형성하고 상기 반도체기판의 전체표면상부에 플라티늄 실리사이드막을 형성한 다음, 상기 플라티늄 실리사이드막을 식각하되, 저장 전극마스크를 이용하여 실시함으로써 하부전극인 저장전극을 형성하고 상기 반도체기판의 전체표면상부에 유전체막과 상부전극인 플레이트전극을 형성하여 캐패시터의 열 안정성이 향상시키고, 고집적화에 따른 높은 정전용량을 확보할 수 있다. 후속공정을 용이하게 하며, 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a 내지 제1h도는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조공정을 도시한 단면도.
Claims (13)
- 반도체기판 상부의 하부절연층을 식각하여 형성된 콘택홀에 콘택프러그를 형성하고 상기 반도체기판의 전체표면상부에 플라티늄 실리사이드막을 형성한 다음, 상기 플라티늄 실리사이드막을 식각하되, 저장 전극마스크를 이용하여 실시함으로써 하부전극인 저장전극을 형성하고 상기 반도체기판의 전체표면상부에 유전체막과 상부전극인 플레이트전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 콘택플러그는 다결정실리콘을 일정두께 증착하고 이를 이방성식각하여 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제2항에 있어서, 상기 다결정실리콘막은 CVD방법으로 500-1000 정도의 두께 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 플라티늄 실리사이드막은 다결정실리콘막과 플라티늄박막을 적층하고 열처리공정을 실시하여 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제4항에 있어서, 상기 다결정실리콘막은 불순물이 도핑안된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제4항에 있어서, 상기 다결정실리콘막은 500-1000Å정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제4항에 있어서, 상기 플라티늄박막은 1000-2000Å정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제4항에 있어서, 상기 열처리공정은 전기로 열처리법으로 실시하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
- 제4항에 있어서, 상기 열처리공정은 금속열처리법으로 실시하는 것을 특징으로하는 반도체소자의 캐패시터 제조방법.
- 제4항, 제8항 또는 제9항에 있어서, 상기 열처리공정은 500-800℃정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 유전체막은 BST박막이나 PZT박막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항 또는 제11항에 있어서, 상기 유전체막의 두께는 500-2000정도로 하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 상부전극은 플라티늄박막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025727A KR100231597B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025727A KR100231597B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006377A true KR980006377A (ko) | 1998-03-30 |
| KR100231597B1 KR100231597B1 (ko) | 1999-11-15 |
Family
ID=19464725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960025727A KR100231597B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100231597B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549936B1 (ko) * | 1998-12-15 | 2006-05-16 | 삼성전자주식회사 | 반도체 소자의 듀얼 게이트 산화막 형성방법 |
| KR100504430B1 (ko) * | 1998-12-30 | 2006-05-17 | 주식회사 하이닉스반도체 | 플러그를갖는커패시터의하부전극형성방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3104258B2 (ja) * | 1990-12-14 | 2000-10-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3083407B2 (ja) * | 1992-06-18 | 2000-09-04 | 松下電子工業株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-06-29 KR KR1019960025727A patent/KR100231597B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549936B1 (ko) * | 1998-12-15 | 2006-05-16 | 삼성전자주식회사 | 반도체 소자의 듀얼 게이트 산화막 형성방법 |
| KR100504430B1 (ko) * | 1998-12-30 | 2006-05-17 | 주식회사 하이닉스반도체 | 플러그를갖는커패시터의하부전극형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100231597B1 (ko) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970018578A (ko) | 반도체 장치의 커패시터 구조 및 그 제조방법 | |
| KR19980080624A (ko) | 백금류 금속으로 이루어진 커패시터 전극의 제조 방법 | |
| KR100252055B1 (ko) | 커패시터를 포함하는 반도체장치 및 그 제조방법 | |
| JP2886524B2 (ja) | 半導体素子のコンデンサの製造方法 | |
| KR100253270B1 (ko) | 반도체소자의 자기정합 스택캐패시터 형성방법 | |
| KR20010062806A (ko) | 구조화된 금속 산화물 함유 층의 제조 방법 | |
| KR980006377A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100450657B1 (ko) | 반도체메모리장치의캐패시터및그제조방법 | |
| US6232177B1 (en) | Method for increasing surface area of a bottom electrode for a DRAM | |
| KR20000044884A (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR100549336B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100475024B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR970054005A (ko) | 반도체소자 캐패시터 형성방법 | |
| KR20000044930A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20010059002A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JPH09129849A (ja) | 半導体素子のキャパシター及びその製造方法 | |
| KR100399917B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR980006339A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0166040B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100309127B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100222671B1 (ko) | 반도체 장치의 전하저장 전극 형성방법 | |
| KR100228761B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20030058817A (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| KR100334529B1 (ko) | 반도체소자의캐패시터형성방법 | |
| KR19990055173A (ko) | 반도체 소자의 커패시터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070720 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |