KR20010062806A - 구조화된 금속 산화물 함유 층의 제조 방법 - Google Patents
구조화된 금속 산화물 함유 층의 제조 방법 Download PDFInfo
- Publication number
- KR20010062806A KR20010062806A KR1020000083627A KR20000083627A KR20010062806A KR 20010062806 A KR20010062806 A KR 20010062806A KR 1020000083627 A KR1020000083627 A KR 1020000083627A KR 20000083627 A KR20000083627 A KR 20000083627A KR 20010062806 A KR20010062806 A KR 20010062806A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal oxide
- containing layer
- oxide containing
- curing
- Prior art date
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 61
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910052797 bismuth Inorganic materials 0.000 claims description 7
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 7
- 229910001361 White metal Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 239000010969 white metal Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 229910052762 osmium Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 125000002524 organometallic group Chemical group 0.000 claims 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 23
- 238000000137 annealing Methods 0.000 abstract 3
- 230000007812 deficiency Effects 0.000 abstract 2
- 238000000059 patterning Methods 0.000 abstract 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 238000011144 upstream manufacturing Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910015802 BaSr Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 229910000416 bismuth oxide Inorganic materials 0.000 description 2
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 208000000044 Amnesia Diseases 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 231100000863 loss of memory Toxicity 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
- H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
금속 산화물 함유 층(32)의 구조화시 발생하는 에지 섹션(32A)의 손상은 큐어링 층(34)의 디포지션 및 후속하는 열처리 단계에 의해 보상될 수 있다. 상기 열처리 단계에 의해 큐어링 층(34)의 물질이 손상된 에지 섹션(32)으로 흐른다. 금속 산화물 함유 층(32)은 DRAM 메모리 셀의 메모리 커패시터(3)의 유전체를 형성할 수 있다.
Description
본 발명은 청구항 제 1항에 따른 구조화된 금속 산화물 함유 층의 제조 방법에 관한 것이다. 특히, 본 발명은 DRAM 메모리 셀의 메모리 커패시터에 강유전 또는 상류전 유전체로서 사용되는 구조화된 금속 산화물 함유 층의 제조에 관한 것이다.
마이크로 일렉트로닉 기술로 제조된 다이내믹 반도체 메모리 소자(DRAM)는 선택 또는 스위칭 트랜지스터 및 메모리 커패시터로 이루어진다. 상기 메모리 커패시터에서 2개의 커패시터 플레이트 사이에는 유전 물질이 삽입된다. 유전체로는 통상적으로 대개 최대 약 8의 유전 상수를 가진 산화물 또는 질화물 층이 사용된다. 메모리 커패시터의 축소를 위해 그리고 비휘발성 메모리의 제조를 위해, 현저히 높은 유전 상수를 가진 강유전 또는 상류전 물질과 같은 "새로운" 커패시터 물질이 필요하다. 상기 물질 쌍은 W. Hoenlein의 간행물 "Neue Dielektrika fuer Gbit-Speicherchips", Phys. B1. 55(1999)에 공지되어 있다. 고 집적밀도를 가진 상기 방식의 비휘발성 반도체 메모리 소자에 사용하기 위한 강유전 커패시터의 제조를 위해, 예컨대 SrBi2(Ta, Nb)2O9(SBT 또는 SBTN), Pb (Zr, Ti)O3(PZT), 또는 Bi4Ti3O12(BTO)와 같은 강유전 물질이 유전체로서 커패시터 플레이트 사이에 사용될 수 있다. 그러나, 예컨대 (BaSr) TiO3(BST)와 같은 상류전 물질도 사용될 수 있다.
그러나, 이러한 새로운 강유전 또는 상류전 유전체의 사용은 반도체 제조 기술에 있어 새로운 문제를 야기시킨다. 먼저, 이러한 새로운 물질은 종래의 전극 물질 폴리실리콘과 더 이상 조합될 수 없다. 따라서, 불활성 전극 물질, 예컨대 백금속, 즉 Pt, Pd, Ir, Rh, Ru 또는 Os, 또는 그 전도성 산화물(예컨대 RuO2)이 사용되어야 한다. 일반적으로 LaSrCoOx 또는 SrRuO3와 같은 전도성 산화물이 사용될수 있다. 그 이유는 강유전 유전체의 디포짓 후 상기 유전체가 산소 함유 분위기에서 약 550 - 800℃의 온도로 여러 번 템퍼링("컨디셔닝") 되어야 하기 때문이다. 따라서, 강유전 유전체와 전극의 바람직하지 않은 화학적 반응을 피하기 위해, 전극은 대개 백금으로 제조되거나 또는 예컨대 다른 백금속 또는 전도성 산화물과 같은 다른 충분한 내열성의 불활성 물질로 제조된다.
메모리 커패시터의 제조시, 강유전 층이 에칭 단계에 의해 부분적으로 제거되는 구조화 단계가 필요하다. 이 경우, 강유전 층의 남아있는 에지 섹션이 특정 방식으로 손상되는 것으로 나타났다. 특히, 에지 섹션에서 SBT 층의 화학량론적 조성이 원래의 화학량론적 조성과 다르고 부족한 양의 비스무트를 함유하는 것으로 나타났다. 삼성에 의해, 에칭 단계 후 PZT 물질로 제조된 메모리 커패시터 둘레의 손상된 영역을 제거하는 습식 화학적 방법이 공지되어 있다. 그러나, 이것은 강유전 층 재료의 손실을 야기시키므로, 제조될 메모리 커패시터의 메모리 용량의 손실을 야기시킨다.
본 발명의 목적은 구조화 동안 발생하는 금속 산화물 함유 층의 손상이 재료의 손실 없이 보상될 수 있는, 구조화된 금속 산화물 함유 층의 제조 방법을 제공하는 것이다.
도 1은 2가지 상이한 메모리 개념에서 종래의 DRAM 메모리 셀의 횡단면도.
도 2a 내지 2c는 본 발명의 실시예에 따른 개별 단계 후 본 발명에 따라 제조된 메모리 커패시터의 횡단면도.
*도면의 주요 부분에 대한 부호의 설명*
1: 반도체 기판 2: 스위칭 트랜지스터
3: 메모리 커패시터 4: 절연층
31, 33: 전극 32: 금속 산화물 함유 층
32A: 에지 섹션 34: 큐어링 층
상기 목적은 청구항 제 1항의 특징에 의해 달성된다.
본 발명에 따른 구조화된, 금속 산화물 함유 층의 제조 방법은 하기 단계를포함한다:
- 기판을 준비하는 단계;
- 상기 기판 위에 금속 산화물 함유 층을 제공하는 단계;
- 상기 금속 산화물 함유 층의 구조화 단계;
- 상기 금속 산화물 함유 층에 포함되지만 구조화로 인해 에지 섹션에서 부족한 양의 화학량론적 조성을 가진 적어도 하나의 원소를 함유하며, 금속 산화물 함유 층을 적어도 에지 섹션에서 커버하는 큐어링 층을 제공하는 단계;
- 상기 원소가 큐어링 층으로부터 금속 산화물 함유 층의 에지 섹션의 손상된 영역 내로 확산되도록 열처리를 수행하는 단계.
본 발명에 따른 방법은 노출된 금속 산화물 함유 층에서 수행될 수 있다. 큐어링 층이 금속 산화물 함유 층을 바람직하게는 완전히 커버하므로, 어떤 경우에도 에지 섹션 상에 놓이지 않는다. 그러나, 구조화 전에 금속 산화물 함유 층에 부가의 층이 제공될 수도 있고 2개의 층이 공통으로 구조화될 수도 있다. 상기 큐어링 층은 후속해서 그것이 금속 산화물 함유 층의 적어도 측면 에지 영역을 커버하도록 상기 부가의 층 및 금속 산화물 함유 층 상에 제공된다. 이 경우, 금속 산화물 함유 층은 메모리 커패시터의 유전체를 형성하고, 부가의 층은 메모리 커패시터의 상부 전극을 형성할 수 있으며, 기판은 메모리 커패시터의 하부 전극으로 형성될 수 있다.
그리고 나서, 큐어링 층이 금속 산화물 함유 층 및 경우에 따라 부가의 층으로부터 제거될 수 있다. 물론, 상기 큐어링 층이 금속 산화물 함유 층 및 경우에따라 부가의 층 상에 남겨질 수 있으나, 경우에 따라 부가의 층의 접촉을 위해 큐어링 층을 관통하는 콘택홀이 에칭되어야 한다. 특히, 부가의 층이 메모리 커패시터의 상부 전극으로 사용되어야 하면, 큐어링 층을 관통하는 콘택 홀이 형성되어야 한다.
열처리 단계는 바람직하게는 500 - 800℃의 온도 범위에서 5 내지 30분 동안 O2또는 N2분위기에서 수행된다.
DRAM 메모리 셀용 메모리 커패시터를 제조하기 위해, 금속 산화물 함유 층이 강유전 또는 상류전 물질로 형성되는 것이 바람직하다. 첫 번째 경우에는 금속 산화물 함유 층이 SrBi2(Ta, Nb)2O9(SBT 또는 SBTN), Pb (Zr, Ti)O3(PZT) 또는 Bi4Ti3O12(BTO) 중 하나를 함유하는 것이 바람직하다. 두 번째 경우에는 금속 산화물 함유 층이 예컨대 (BaSr) TiO3(BST)를 함유한다.
금속 산화물 함유 층이 SBT로 형성되면, 큐어링 층이 예컨대 하기 물질 중 하나 또는 다수를 함유할 수 있다: SBT, BiOX/SBT, SBT + BiOX, BiTiOX, BiTiOX/SBT, SBT/BiTiOx또는 BiOx.
금속 산화물 함유 층 및/또는 큐어링 층은 유기 금속 디포지션(MOD), 유기 금속 기상 증착(MOCVD) 또는 스퍼터링 공정에 의해 디포짓될 수 있다.
메모리 커패시터를 제조하는 경우, 전극 물질로는 백금속 또는 백금속의 전도성 산화물이 사용될 수 있다.
본 발명에 따른 방법은 반도체 소자의, 특히 DRAM 메모리 셀의 제조 방법에 결합될 수 있다.
이하, 첨부한 도면을 참고로 본 발명의 실시예를 구체적으로 설명한다.
DRAM 메모리 셀의 구성에는 2가지의 상이한 구조 개념이 있다. 상기 2가지 개념에서 스위칭 트랜지스터가 하부 평면에서 반도체 기판 상에 직접 형성되고 메모리 커패시터가 상부 평면에 배치되는 것은 공통이다. 상기 스위칭 트랜지터와 메모리 커패시터는 둘다 그 사이에 놓인 절연층에 의해 서로 분리된다.
제 1 구조 개념에 따르면("스택 셀") 스위칭 트랜지스터 및 메모리 커패시터가 직접 층층이 배치되고, 메모리 커패시터의 하부 전극은 절연층을 관통하는 전도성 물질로 채워진 콘택홀("플러그")을 통해 MOS 트랜지스터의 드레인 영역에 전기 접속된다.
제 2 구조 개념에 따르면("오프셋 셀") 스위칭 트랜지스터 및 메모리 커패시터가 서로 변위되어 배치되고, 메모리 커패시터의 상부 전극은 2개의 콘택홀을 통해 MOS 트랜지스터의 드레인 영역에 전기 접속된다.
도 1에서는 종래의 DRAM 메모리 셀의 2개의 구조 개념이 편의상 단 하나의 소자에 통합되어 도시된다. 이하, 소자 구조를 "스택 셀"로 보다 구체적으로 설명한다.
도핑에 의해 드레인 영역(21) 및 소오스 영역(23)이 형성되고, 그들 사이에, 채널 위에 배치된 게이트(22)에 의해 제어될 수 있는 전도율을 가진 채널이 형성되는 방식으로, 반도체 기판(1) 상에 먼저 MOS 트랜지스터(2)가 형성된다.게이트(22)는 메모리 소자의 워드 라인(WL)으로 형성되거나 또는 이것에 접속될 수 있다. 소오스 영역(23)이 메모리 소자의 비트 라인(BL)에 접속된다. 그리고 나서, MOS 트랜지스터(2)가 평탄화 절연층(4), 예컨대 SiO2와 같은 산화물로 커버된다. 예컨대 다결정 실리콘과 같은 전도성 물질로 채워진 콘택홀(41)을 통해 MOS 트랜지스터(2)의 드레인 영역(21)에 전기 접속되는 하부 전극이 제공되어 구조 화되는 방식으로, 상기 절연층(4) 상에 메모리 커패시터(3)가 형성된다. 지금까지 형성된 구조가 본 발명의 의미에서 기판이다.
상기 기판, 즉 하부 전극(31) 상에 커패시터 유전체를 형성하는 강유전 또는 상류전 물질의 금속 산화물 함유 층(32)이 디포짓된다. 상기 층(32)은 측방향으로 하부 전극(31)을 지나 연장되며, 상기 층(32)의 전체 표면 상에 상부 전극(33)이 디포짓되어 구조화된다. 이렇게 해서 얻어진 구조는 제 2 평탄화 절연층(5), 예컨대 SiO2와 같은 산화물층에 의해 커버된다. 부가의 콘택홀(51)이 상기 층 내에 형성되고, 상기 콘택홀(51)을 통해 메모리 커패시터(3)의 상부 전극(33)이 적합한 전도성 물질에 의해 외부 전기 단자(P)(공통 커패시터 플레이트)에 접속될 수 있다. 2개의 절연층(4) 및 (5)을 관통하는 콘택홀(45)이 형성되고 예컨대 다결정 실리콘과 같은 전도성 물질로 채워짐으로써, MOS 트랜지스터(2)의 소오스 영역(23)이 비트 라인(BL)에 접속된다.
"오프셋 셀" 구조는 유사한 방식으로 제조되며, 2개의 절연층(4) 및 (5)을 관통하는 콘택홀(46)이 형성됨으로써, MOS 트랜지스터의 드레인 영역(24)이 전도성횡방향 접속부(8), 및 절연층(5)을 관통하는 부가의 콘택홀(52)에 의해 메모리 커패시터의 상부 전극에 접속된다.
따라서, 2가지 메모리 변형예에서는 금속 산화물 함유 층(32)을 구조화시킬 필요가 있다. 구조화 동안 발생하는 손상을 보상하기 위해, 도 2a-c를 참고로 하기에 설명되는 방법이 실행된다.
백금으로 이루어진 하부 전극(31) 상에 금속 산화물 함유 층(32), 본 경우에는 SBT 층이 디포짓된다. 상기 디포짓은 선택적으로 MOD(metal organic deposition) 방법 또는 MOCVD(metal organic chemical vapour deposition) 방법에 의해 디포짓될 수 있다. 층(32)의 SBT 물질은 디포짓 후에 비정질 또는 다결정 상태로 주어진다. 그리고 나서, 백금으로 이루어진 상부 전극(33)이 SBT 층 상에 디포짓된 다음, 2개의 층(32) 및 (33)이 종래의 포토리소그래피 기술 및 에칭 기술에 의해 공통의 형상 및 크기로 구조화된다. 상기 단계의 최종 상태가 도 2a에 도시된다. 에칭 단계에 의해 SBT 층의 에지 섹션(32A)이 구조적 손상을 가질 수 있다. 특히, 에칭 과정 후에 상기 에지 섹션(32A)에서 비스무트 성분이 감소되는 것으로 나타났다. 이것은 대개 층(32)의 전기적 특성 저하 및 메모리 커패시터(3)의 메모리 용량 감소를 수반한다.
도 2b에 따른 후속 단계에서, 상기 구조 상에 비스무트 함유 큐어링 층(34)이 제공된다. 상기 큐어링 층(34)의 물질은 하기 물질 중 하나 또는 다수를 함유할 수 있다: SBT, BiOx/SBT, SBT + BiOX, BiTiOx, BiTiOx/SBT, SBT/BiTiOx. 상기 물질을 사용하는 경우, 상기 방법의 수행 후 큐어링 층(34)의 제거가 불가능하거나 또는 어렵다. 따라서, 상부 전극(34)의 나중 접촉을 위해 큐어링 층(34)을 관통하는 콘택홀이 에칭되어야 한다. 대안으로서, 예컨대 순수한 비스무트 산화물층이 구조물 상에 디포짓될 수 있다. 상기 물질은 고온에서 휘발성을 갖기 때문에 방법의 수행 후에 구조물로부터 비교적 간단히 제거될 수 있다. 따라서, 후속하는 상부 전극(33)의 접촉이 용이해진다.
비스무트 물질을 큐어링층(34)으로부터 층(32)의 손상된 에지 섹션(32A) 으로 이송함으로써 에지 섹션(32A)을 큐어링 할 목적으로, 후속해서 열처리가 수행된다. 상기 열처리는 동시에 비정질 또는 약한 다결정 층(32)을 단결정 또는 큰 입자의 다결정 층으로 변환시키기 위해 사용될 수 있다. 물론, 구조화 전에 제 1 열처리 단계가 수행됨으로써, 디포짓된 금속 산화물 함유 층(32)이 결정화될 수도 있다.
상기 열처리는 바람직하게는 500 내지 800℃의 온도 범위에서 5 내지 30분 동안 선택적으로 O2분위기 또는 N2분위기에서 이루어진다. 상기 열처리의 수행시 비스무트가 손상된 영역 내로 확산됨으로써 거기의 비스무트 부족을 보상한다. 따라서, 손상된 에지 섹션(32A)의 화학량론이 회복되고, 금속 산화물 함유 층(32)이 완전한 값으로 될 수 있다.
비스무트 산화물의 사용시, 그것의 높은 휘발성으로 인해 400℃ 부터 사용될 수 있다.
금속 산화물 함유 층의 에칭 또는 구조화시 가장 큰 휘발성을 가진 원소 또는 성분이 제거된다면, 본 발명이 다른 강자성 물질에도 적용될 수 있다. 예컨대, 금속 산화물 함유 층(32)에 PZT 물질이 사용될 수도 있다. 이 경우에는 휘발성 성분이 Pb이므로, 구조화 후에 부족한 양의 Pb를 함유하는 층(32)의 에지 섹션(32A)이 나타난다. 이 경우, 큐어링 층(34)에는 Pb 함유 층이 구조물 상에 디포짓된다. 후속하는 열처리 단계에서 큐어링 층의 원소 Pb가 손상된 영역, 즉 층(32)의 에지 섹션으로 확산된다.
동일한 방식으로 본 발명은 특히 DRAM용 메모리 커패시터의 제조와 관련한 다른 강자성 또는 상류전 물질에 적용될 수 있다.
본 발명에 따른 제조 방법에 의해, 구조화 동안 발생하는 금속 산화물 함유 층의 손상이 재료의 손실 없이 보상될 수 있다.
Claims (12)
- 구조화된 금속 산화물 함유 층(32)의 제조 방법에 있어서,- 기판을 준비하는 단계;- 상기 기판 위에 금속 산화물 함유 층(32)을 제공하는 단계;- 상기 금속 산화물 함유 층(32)의 구조화 단계;- 상기 금속 산화물 함유 층(32)에 포함되지만 구조화로 인해 에지 섹션(32A)에서 부족한 양의 화학량론적 조성을 가진 적어도 하나의 원소를 함유하며, 금속 산화물 함유 층(32)을 적어도 에지 섹션(32A)에서 커버하는 큐어링 층(34)을 제공하는 단계;- 상기 원소가 큐어링 층(34)으로부터 금속 산화물 함유 층(32)의 에지 섹션(32A)의 손상된 영역 내로 확산되도록 열처리를 수행하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 1항에 있어서,- 상기 구조화 전에 금속 산화물 함유 층(32) 상에 부가의 층이 제공되어 2개의 층이 함께 구조화되고,- 상기 큐어링 층(34)은 그것이 적어도 금속 산화물 함유 층(32)의 측면 에지 섹션(32A)을 커버하도록 부가의 층 및 금속 산화물 함유 층(32) 상에 제공되는 것을 특징으로 하는 방법.
- 제 2항에 있어서,- 상기 금속 산화물 함유 층(32)이 메모리 커패시터(3)의 유전체를 형성하고,- 상기 부가의 층이 메모리 커패시터(3)의 상부 전극(33)을 형성하며,- 상기 기판이 메모리 커패시터(3)의 하부 전극(31)으로 형성되는 것을 특징으로 하는 방법.
- 제 1항 내지 3항 중 어느 한 항에 있어서,- 상기 큐어링 층(34)이 열처리 단계 후에 금속 산화물 함유 층(32) 및 선택적으로 부가의 층으로부터 제거되는 것을 특징으로 하는 방법.
- 제 1항 내지 3항 중 어느 한 항에 있어서,- 상기 큐어링 층(34)이 열처리 단계 후에 금속 산화물 함유 층(32) 및 선택적으로 부가의 층으로부터 제거되지 않는 것을 특징으로 하는 방법.
- 제 1항 내지 3항 중 어느 한 항에 있어서,- 상기 금속 산화물 함유 층(32)을 둘러싸는 층(31, 33)이 백금속, 즉 Pt, Pd, Ir, Rh, Ru 또는 Os, 또는 전도성 산화물로 형성되는 것을 특징으로 하는 방법.
- 제 1항 내지 3항 중 어느 한 항에 있어서,상기 열처리 단계가 500 내지 800℃의 온도 범위에서, 5 내지 30분 동안 선택적으로 O2또는 N2분위기에서 수행되는 것을 특징으로 하는 방법.
- 제 1항 내지 3항 중 어느 한 항에 있어서,- 상기 금속 산화물 함유 층(32)이 SrBi2(Ta, Nb)2O9(SBT 또는 SBTN)을 함유하고, 큐어링 층(34)으로부터 공급되는 원소가 비스무트(Bi)인 것을 특징으로 하는 방법.
- 제 8항에 있어서,- 상기 큐어링 층(34)이 하기 물질SBT, BiOX/SBT, SBT + BiOX, BiTiOX, BiTiOX/SBT, SBT/BiTiOx또는 BiOx중 하나 또는 다수를 함유하는 것을 특징으로 하는 방법.
- 제 1항 내지 3항 중 어느 한 항에 있어서,- 상기 금속 산화물 함유 층(32)이 Pb (Zr, Ti)O3(PZT)를 함유하고 큐어링 층(34)으로부터 공급되는 원소가 납(Pb)인 것을 특징으로 하는 방법.
- 제 1항 내지 3항 중 어느 한 항에 있어서,- 상기 금속 산화물 함유 층(32) 및/또는 큐어링 층(34)이 유기 금속 디포지션(MOD), 유기 금속 기상 증착(MOCVD) 또는 스퍼터링 공정에 의해 디포짓되는 것을 특징으로 하는 방법.
- 반도체 소자, 특히 DRAM 메모리 셀의 제조 방법에 있어서,- 반도체 기판(1) 상에 스위칭 트랜지스터(2)가 형성되는 단계,- 상기 스위칭 트랜지스터(2) 상에 제 1 절연층(4)이 제공되는 단계, 및- 상기 절연층(4) 상에 메모리 커패시터(3)가 형성되는 단계를 포함하며, 상기 메모리 커패시터의 유전체가 상기 항들 중 어느 한 항에 따라 금속 산화물 함유 층(32)의 제공 및 구조화에 의해 형성되는 것을 특징으로 하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19963500A DE19963500C2 (de) | 1999-12-28 | 1999-12-28 | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht |
| DE19963500.5 | 1999-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010062806A true KR20010062806A (ko) | 2001-07-07 |
| KR100405146B1 KR100405146B1 (ko) | 2003-11-10 |
Family
ID=7934827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0083627A KR100405146B1 (ko) | 1999-12-28 | 2000-12-28 | 구조화된 금속 산화물 함유 층의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6503792B2 (ko) |
| EP (1) | EP1113488A3 (ko) |
| JP (1) | JP3638518B2 (ko) |
| KR (1) | KR100405146B1 (ko) |
| CN (1) | CN1156905C (ko) |
| DE (1) | DE19963500C2 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382719B1 (ko) * | 2000-08-25 | 2003-05-09 | 삼성전자주식회사 | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 |
| US20040259316A1 (en) * | 2001-12-05 | 2004-12-23 | Baki Acikel | Fabrication of parallel plate capacitors using BST thin films |
| JP3921401B2 (ja) | 2002-03-15 | 2007-05-30 | 松下電器産業株式会社 | 容量素子の製造方法 |
| US6573587B1 (en) * | 2002-05-28 | 2003-06-03 | Oki Electric Industry Co., Ltd. | Metal oxide capacitor with hydrogen diffusion blocking covering |
| JP4663216B2 (ja) * | 2003-06-10 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置およびその製造方法 |
| US7495886B2 (en) * | 2005-07-27 | 2009-02-24 | Agile Rf, Inc. | Dampening of electric field-induced resonance in parallel plate capacitors |
| US20070024393A1 (en) * | 2005-07-27 | 2007-02-01 | Forse Roger J | Tunable notch duplexer |
| US7304339B2 (en) * | 2005-09-22 | 2007-12-04 | Agile Rf, Inc. | Passivation structure for ferroelectric thin-film devices |
| US7728377B2 (en) * | 2005-09-23 | 2010-06-01 | Agile Rf, Inc. | Varactor design using area to perimeter ratio for improved tuning range |
| US7675388B2 (en) * | 2006-03-07 | 2010-03-09 | Agile Rf, Inc. | Switchable tunable acoustic resonator using BST material |
| KR20220007984A (ko) | 2020-07-13 | 2022-01-20 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1589907A1 (de) * | 1966-11-23 | 1970-05-14 | Hiradastechnikai Ipari Ki | Selbstheilender elektrischer Duennschichtkondensator sowie Verfahren zur Herstellung desselben |
| US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
| US5612082A (en) * | 1991-12-13 | 1997-03-18 | Symetrix Corporation | Process for making metal oxides |
| US5719416A (en) * | 1991-12-13 | 1998-02-17 | Symetrix Corporation | Integrated circuit with layered superlattice material compound |
| US5624707A (en) * | 1991-12-13 | 1997-04-29 | Symetrix Corporation | Method of forming ABO3 films with excess B-site modifiers |
| TW345723B (en) * | 1996-07-09 | 1998-11-21 | Hitachi Ltd | Semiconductor memory and process for producing the same |
| WO1998005071A1 (en) * | 1996-07-26 | 1998-02-05 | Symetrix Corporation | Method of fabricating an integrated circuit using self-patterned thin films |
| KR100247474B1 (ko) * | 1997-05-09 | 2000-03-15 | 김영환 | 피지티 강유전체 캐패시터 제조 방법 |
| JPH10313097A (ja) * | 1997-05-13 | 1998-11-24 | Sharp Corp | 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子 |
| KR100275121B1 (ko) * | 1997-12-30 | 2001-01-15 | 김영환 | 강유전체 캐패시터 제조방법 |
| KR100275120B1 (ko) * | 1997-12-30 | 2001-01-15 | 김영환 | 캐패시터의강유전체박막형성방법 |
| WO2000028584A1 (de) * | 1998-11-06 | 2000-05-18 | Infineon Technologies Ag | Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht |
-
1999
- 1999-12-28 DE DE19963500A patent/DE19963500C2/de not_active Expired - Fee Related
-
2000
- 2000-12-22 EP EP00128275A patent/EP1113488A3/de not_active Ceased
- 2000-12-25 JP JP2000393554A patent/JP3638518B2/ja not_active Expired - Fee Related
- 2000-12-27 CN CNB001375113A patent/CN1156905C/zh not_active Expired - Fee Related
- 2000-12-28 KR KR10-2000-0083627A patent/KR100405146B1/ko not_active IP Right Cessation
- 2000-12-28 US US09/750,531 patent/US6503792B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100405146B1 (ko) | 2003-11-10 |
| CN1156905C (zh) | 2004-07-07 |
| DE19963500C2 (de) | 2002-10-02 |
| CN1316774A (zh) | 2001-10-10 |
| US20010044160A1 (en) | 2001-11-22 |
| EP1113488A3 (de) | 2003-05-21 |
| US6503792B2 (en) | 2003-01-07 |
| JP3638518B2 (ja) | 2005-04-13 |
| JP2001237402A (ja) | 2001-08-31 |
| DE19963500A1 (de) | 2001-07-26 |
| EP1113488A2 (de) | 2001-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3759859B2 (ja) | 半導体装置およびその製造方法 | |
| KR100775721B1 (ko) | 용량 소자 및 그 제조 방법 | |
| KR100450669B1 (ko) | 산소 침투 경로 및 캡슐화 장벽막을 구비하는 강유전체메모리 소자 및 그 제조 방법 | |
| US6376325B1 (en) | Method for fabricating a ferroelectric device | |
| JPH1154718A (ja) | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 | |
| KR19990023091A (ko) | 반도체장치와 그 제조방법 | |
| US6815227B2 (en) | Method of fabricating a ferroelectric memory device | |
| KR100405146B1 (ko) | 구조화된 금속 산화물 함유 층의 제조 방법 | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR100519240B1 (ko) | 백금류금속으로이루어진커패시터전극의제조방법 | |
| US6291292B1 (en) | Method for fabricating a semiconductor memory device | |
| US6437382B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3732524B2 (ja) | 集積化半導体メモリ装置の製造方法 | |
| KR100326494B1 (ko) | 배리어 없는 반도체 메모리 장치의 제조 방법 | |
| KR100355777B1 (ko) | 집적회로 구조물 및 그 제조방법 | |
| KR100333667B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조 방법 | |
| JP2000349249A (ja) | 半導体記憶装置の製造方法 | |
| KR100607163B1 (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| US20070158715A1 (en) | Ferroelectric capacitor and method for fabricating the same | |
| KR20030019273A (ko) | 반도체 집적 회로 장치 및 그 제조방법 | |
| JP4004682B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11121696A (ja) | 誘電体キャパシタの製造方法および半導体記憶装置の製造方法 | |
| JP2004153293A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| KR100846368B1 (ko) | 메모리 소자 및 그 제조 방법 | |
| KR100576355B1 (ko) | 2단계 급속 열처리를 이용한 강유전체 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121019 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141017 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |