KR19990055173A - 반도체 소자의 커패시터 형성 방법 - Google Patents

반도체 소자의 커패시터 형성 방법 Download PDF

Info

Publication number
KR19990055173A
KR19990055173A KR1019970075085A KR19970075085A KR19990055173A KR 19990055173 A KR19990055173 A KR 19990055173A KR 1019970075085 A KR1019970075085 A KR 1019970075085A KR 19970075085 A KR19970075085 A KR 19970075085A KR 19990055173 A KR19990055173 A KR 19990055173A
Authority
KR
South Korea
Prior art keywords
film
platinum
forming
ferroelectric thin
nitride
Prior art date
Application number
KR1019970075085A
Other languages
English (en)
Other versions
KR100275116B1 (ko
Inventor
선호정
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970075085A priority Critical patent/KR100275116B1/ko
Publication of KR19990055173A publication Critical patent/KR19990055173A/ko
Application granted granted Critical
Publication of KR100275116B1 publication Critical patent/KR100275116B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 박막의 결정화를 위한 열처리 공정시 산소가 백금막을 통과하여 TiN막 등의 하부층으로 확산되는 것을 방지할 수 있는 강유전체 커패시터에 관한 것으로써, 폴리 실리콘과 콘택영역을 갖는 제1백금막을 형성하는 제1단계; 상기 제1백금막 상부에 산소확산을 방지하는 질화막을 형성하는 제2단계; 상기 질화막 상부에 제2백금막을 형성하는 제3단계; 상기 제2백금막 및 질화막을 차례로 식각하는 제4단계; 식각제에 노출되는 상기 제1백금막을 식각하는 것에 의하여 상기 제4단계가 완료된 수직구조 측면에 백금스페이서를 형성하는 제5단계; 상기 제5단계가 완료된 결과물 상부에 결정화된 강유전체 박막을 형성하는 제6단계; 및 상기 강유전체 박막 상부에 제3백금막을 형성하는 제7단계를 포함하여 이루어진다.

Description

강유전체 커패시터의 하부전극 형성 방법
본 발명은 반도체 소자 제조 방법에 관한 것으로 특히, 하부층으로 산소 확산을 방지하는 백금전극을 갖는 강유전체 커패시터의 하부전극 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 소자가 고집적화되면서 소자가 요구하는 커패시터 용량을 확보하기 위하여, 커패시터의 유전체로 사용하는 ONO(oxide nitride oxide)막 대신에 유전 상수가 더 큰 유전체(TiO2또는 Ta2O5)를 사용하였으나 이는, (Ba1-xSrx)TiO3(BST)과 같은 강유전체막으로 대체되고 있는 실정이다.
잘 알려진 바와 같이, 강유전체 커패시터는 강유전체 박막과 그의 상하부에 상부 전극 및 하부 전극으로 내화성이 강한 백금(Pt) 등의 금속전극을 사용하고, 이러한 금속 전극이 금속이 하부층으로 확산되는 것을 방지하기 위한 Ti/TiN막의 금속확산방지막을 포함하여 이루어진다. 이러한 금속확산방지막은 열 또는 응력 방지용 막으로써 커패시터의 전기적 특성을 좌우한다.
이하, 도1을 참조하여 종래의 강유전체 커패시터 형성 방법 및 그 문제점을 설명한다.
먼저, 실리콘 기판(11) 상부에 트랜지스터(도시되지 않음)를 형성한 후, 이를 절연시키는 절연막으로 예를 들면 SiO2(12)를 형성한 후, SiO2(12)를 선택식각하여 콘택홀을 형성한 후, 이러한 콘택홀에 매립되어 상기 트랜지스터의 소스 또는 드레인 영역과 콘택되는 플러그 폴리 실리콘막(13)을 형성한다. 그리고, 금속확산 방지막으로 Ti막(14), TiN막(15), 하부전극(16), 강유전체 박막(도시되지 않음)을 차례로 형성한다.
일반적으로 하부전극(15)으로 백금막을 사용하고, 강유전체 박막(16)으로 SrTiO3및 (Ba,Sr)TiO3등이 사용하고, 이러한 강유전체 박막의 결정화를 위하여 산소분위기의 고온열공정이 필수적으로 진행된다.
그러나 강유전체 박막의 결정화를 위하여 650℃ 이상의 산소분위기에서 진행되는 고온 열공정시, 산소 투과성이 우수한 백금막을 통하여 산소가 하부층으로 확산되며, 확산된 산소에 의하여 TiN막(15)이 산화되면서 백금막의 표면이 매우 거칠어지며, TiN막(15)으로부터 떨어져 나오는 문제가 발생되어 결과적으로 커패시터의 전기적 특성을 열화시키킨다.
이렇듯, 종래의 기술은 Ti막/TiN막 금속확산방지막의 특성이 우수한 커패시터를 형성하기에는 부적합하며, 따라서 현재와는 다른 방법의 강유전체 커패시터 형성 방법의 개발이 필요하게 되었다.
상기와 같은 문제점을 해결하기 위해서 안출된 본 발명은, 백금막 하부전극과 TiN막 확산방지막을 갖는 강유전체 커패시터 형성시, 강유전체 박막의 결정화시 산소가 백금막을 통과하여 TiN막 등의 하부층으로 확산되는 것을 방지할 수 있는 강유전체 커패시터 형성 방법을 제공하고자 함을 그 목적으로 한다.
도1은 종래 기술에 따라 형성된 강유전체 커패시터 단면도.
도2a 내지 도2i는 본 발명의 일실시예에 따른 강유전체 커패시터 형성 방법을 나타내는 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판 22 : SiO2막
23 : 플러그 폴리 실리콘막 24 : Ti막
25 : TiN막 26 : 백금막
27 : 질화막 28 : 백금막
29 : 백금전극 30 : 강유전체 박막
31 : 상부전극
상기 목적을 달성하기 위하여 본 발명의 강유전체 커패시터 형성 방법은, 폴리 실리콘과 콘택영역을 갖는 제1백금막을 형성하는 제1단계; 상기 제1백금막 상부에 산소확산을 방지하는 질화막을 형성하는 제2단계; 상기 질화막 상부에 제2백금막을 형성하는 제3단계; 상기 제2백금막 및 질화막을 차례로 식각하는 제4단계; 식각제에 노출되는 상기 제1백금막을 식각하는 것에 의하여 상기 제4단계가 완료된 수직구조 측면에 백금스페이서를 형성하는 제5단계; 상기 제5단계가 완료된 결과물 상부에 결정화된 강유전체 박막을 형성하는 제6단계; 및 상기 강유전체 박막 상부에 제3백금막을 형성하는 제7단계를 포함하여 이루어진다.
이하 첨부된 도면을 참조하여 설명한다.
도2a 내지 도2i는 본 발명의 일실시예에 따른 강유전체 커패시터 형성 방법을 나타내는 공정 단면도이다.
먼저, 도2a에 도시된 바와 같이, 실리콘 기판(21) 상부에 트랜지스터(도시되지 않음)를 형성한 후, 이를 절연시키는 절연막으로 예를 들면 SiO2(22)를 형성한 후, SiO2(22)를 선택식각하여 콘택홀을 형성한 후, 이러한 콘택홀에 매립되어 상기 트랜지스터의 소스 또는 드레인 영역과 콘택되도록 화학기상증착법으로 500Å 내지 3000Å의 폴리 실리콘막(23)을 증착한 후 콘택홀 내에만 폴리실리콘(23)이 잔류되도록 전면식각을 실시하여, 플러그 폴리 실리콘막(23)을 형성한다. 이때 플러그 폴리 실리콘막(23)은 SiO2(22)막 높이를 넘지 않도록 형성한다
다음으로, 도2b에 도시된 바와 같이, 금속확산방지막으로 Ti막(24)을 100Å 내지 500Å의 두께로 증착하고, 그 상부에 TiN막(25)을 300Å 내지 1000Å의 두께로 형성한다.
다음으로, 도2c에 도시된 바와 같이, 콘택홀 내부에만 확산방지막을 남기기 위하여 CMP(Chemical Mechanical Polishing, : 화학적 기계적 연마)법을 사용하여 나머지 SiO2(22)막 위의 TiN막(25), Ti막(24)을 제거하여 평탄화된 전체구조 상부에 백금막(26)을 1000Å 내지 2000Å의 두께로 증착한다.
다음으로, 종래와 같이 강유전체 박막을 형성하지 않고 도2d에 도시된 바와 같이, 산소확산방지막 역할을 수행할 질화막(Si3N4)(27)을 500Å 내지 1000Å의 두께로 증착하고 백금막(28)을 1000Å 내지 2000Å 두께로 증착한다
다음으로, 도2e에 도시된 바와 같이, 스토리지노드 패터닝(Patterning)을 위하여 포토마스크(201) 패턴을 형성한다.
다음으로, 도2f에 도시된 바와 같이, 건식 비등방성 식각방법으로 질화막(27) 상부의 백금막(28)을 식각하고, 포토마스크 (201) 패턴을 제거한다. 이때 대부분의 식각이 물리적으로 이루어져 포토마스크가 식각이 진행됨에 따라 유실됨에도 불구하고 백금막의 식각특성상 스토리지노드의 측면에서 뿔모양으로 백금이 재 증착되는 현상이 발생한다.
다음으로, 도2g에 도시된 바와 같이, 식각가스에 노출되는 질화막(27)을 식각한다. 그리고, 도2h에 도시된 바와 같이, 식각가스에 노출되는 백금막(26)을 식각하는데, 이때 질화막(27)은 화학적으로 재증착 없이 깨끗이 식각되지만, 백금막(26)은 식각되면서, 상기 식각된 질화막(27), 백금막(28)의 수직구조 측면으로 상당량 재 증착되어 질화막(27)을 둘러싸는 백금전극(29)을 형성할 수 있다. 또한, 질화막(27)은 절연막으로 사용되지만 이와 같은 공정을 실시하여 전도성은 저하되지 않는다.
마지막으로, 도2i에 도시된 바와 같이, 전체 구조 상부에 강유전체 박막으로(Ba0.5Sr0.5)TiO3막(30)을 400℃ 내지 650℃의 온도에서 증착한 다음 전체 구조상에 상부전극으로 백금(31)막을 CVD (Chemical Vapor Deposition)법으로 증착하여 커패시터를 완성한다. 완성된 커패시터가 요구되는 특성을 만족시키기 위해서 전기로를 사용하여 산소분위기, 600℃ 내지 800℃에서 열처리를 실시하여 강유전체 박막으로(Ba0.5Sr0.5)TiO3막(30)의 결정화를 이룬다. 이러한 고온이 열공정시 Ti막(24)과 플러그 폴리실리콘막(23)이 반응하여 티타늄실리사이드가 형성된다.
전술한 바와 같이 이루어지는 본 발명은, 산소확산방지막인 질화막(27)을 백금전극(29) 내부에 위치하게 하여 산소분위기의 고온의 열처리 공정중에도 TiN막(25)으로의 산소 확산을 막아주어 커패시터의 열안정성이 유지되면서 우수한 특성의 커패시터를 실현할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 하부전극을 이루는 백금막의 형성에 있어서, 백금막 사이에 질화막을 형성시킴으로써, 산소분위기의 고온 열공정 중에도 티타늄 나이트라이드로의 산소의 확산을 방지하여 커패시터의 열안정성을 유지하여 결과적으로 소자의 수율을 향상시키고 신뢰도를 증진시킨다.

Claims (4)

  1. 폴리 실리콘과 콘택영역을 갖는 제1백금막을 형성하는 제1단계;
    상기 제1백금막 상부에 산소확산을 방지하는 질화막을 형성하는 제2단계;
    상기 질화막 상부에 제2백금막을 형성하는 제3단계;
    상기 제2백금막 및 질화막을 차례로 식각하는 제4단계;
    식각제에 노출되는 상기 제1백금막을 식각하는 것에 의하여 상기 제4단계가 완료된 수직구조 측면에 백금스페이서를 형성하는 제5단계;
    상기 제5단계가 완료된 결과물 상부에 결정화된 강유전체 박막을 형성하는 제6단계; 및
    상기 강유전체 박막 상부에 제3백금막을 형성하는 제7단계
    를 포함하여 이루어지는 강유전체 커패시터 형성 방법.
  2. 제1항에 있어서,
    상기 폴리 실리콘과 제1백금막 사이에 장벽금속막을 더 포함하는 강유전체 커패시터 형성 방법.
  3. 제1항에 있어서,
    상기 장벽금속막은 티타늄, 티타늄나이트라이드막인 강유전체 커패시터 형성 방법.
  4. 제1항에 있어서,
    상기 강유전체 박막은 (Ba0.5Sr0.5)TiO3막인 강유전체 커패시터 형성 방법.
KR1019970075085A 1997-12-27 1997-12-27 반도체소자의커패시터형성방법 KR100275116B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075085A KR100275116B1 (ko) 1997-12-27 1997-12-27 반도체소자의커패시터형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075085A KR100275116B1 (ko) 1997-12-27 1997-12-27 반도체소자의커패시터형성방법

Publications (2)

Publication Number Publication Date
KR19990055173A true KR19990055173A (ko) 1999-07-15
KR100275116B1 KR100275116B1 (ko) 2001-01-15

Family

ID=40749578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075085A KR100275116B1 (ko) 1997-12-27 1997-12-27 반도체소자의커패시터형성방법

Country Status (1)

Country Link
KR (1) KR100275116B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100326253B1 (ko) * 1999-12-28 2002-03-08 박종섭 반도체 소자의 캐패시터 형성방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100326253B1 (ko) * 1999-12-28 2002-03-08 박종섭 반도체 소자의 캐패시터 형성방법

Also Published As

Publication number Publication date
KR100275116B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100401503B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
RU97118478A (ru) Способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20010113324A (ko) 반도체 소자의 캐패시터 제조 방법
KR100413606B1 (ko) 캐패시터의 제조 방법
KR100519240B1 (ko) 백금류금속으로이루어진커패시터전극의제조방법
US6319765B1 (en) Method for fabricating a memory device with a high dielectric capacitor
JP2886524B2 (ja) 半導体素子のコンデンサの製造方法
KR100355777B1 (ko) 집적회로 구조물 및 그 제조방법
US6306666B1 (en) Method for fabricating ferroelectric memory device
KR19990055173A (ko) 반도체 소자의 커패시터 형성 방법
KR100624904B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20020000048A (ko) 반도체 소자의 캐패시터 제조 방법
KR100517911B1 (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
KR100827521B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100541700B1 (ko) 커패시터 형성방법
KR100549336B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100209377B1 (ko) 반도체 소자의 캐패시터 제조방법
US20020058376A1 (en) Capacitor of a semiconductor device and method of manufacturing the same
KR100541374B1 (ko) 백금 하부전극을 구비하는 캐패시터 제조 방법
KR100235955B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100414737B1 (ko) 반도체소자의 캐패시터 형성방법
KR100646947B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100359785B1 (ko) 반도체 소자 및 그 제조방법
KR20010003252A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee