KR19980080624A - 백금류 금속으로 이루어진 커패시터 전극의 제조 방법 - Google Patents
백금류 금속으로 이루어진 커패시터 전극의 제조 방법 Download PDFInfo
- Publication number
- KR19980080624A KR19980080624A KR1019980010229A KR19980010229A KR19980080624A KR 19980080624 A KR19980080624 A KR 19980080624A KR 1019980010229 A KR1019980010229 A KR 1019980010229A KR 19980010229 A KR19980010229 A KR 19980010229A KR 19980080624 A KR19980080624 A KR 19980080624A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode body
- silicon
- platinum
- platinum metal
- Prior art date
Links
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 title claims abstract description 62
- 239000003990 capacitor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 49
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 16
- 238000005496 tempering Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 59
- 230000004888 barrier function Effects 0.000 claims description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- -1 platinum metal nitride Chemical class 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910021339 platinum silicide Inorganic materials 0.000 abstract description 4
- 230000008901 benefit Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229940045985 antineoplastic platinum compound Drugs 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 150000003058 platinum compounds Chemical class 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- VBIZUNYMJSPHBH-OQLLNIDSSA-N salinazid Chemical compound OC1=CC=CC=C1\C=N\NC(=O)C1=CC=NC=C1 VBIZUNYMJSPHBH-OQLLNIDSSA-N 0.000 description 1
- 229950007671 salinazid Drugs 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은, 커패시터 전극용 실리콘 함유 표면을 갖는 캐리어상에 전도성 전극 바디(10)를 제조하는 방법에 관한 것이다. 먼저 백금을 전표면적으로 증착하고, 템퍼링 공정 동안 전극 바디 외부에서 상기 백금을 규산화하여 백금 규화물을 제거한다. 본 발명의 장점은 금속 백금을 위한 에칭 프로세스를 없앨 수 있다는 점이다.
Description
본 발명은, 집적 반도체 회로내에 백금류 금속으로 이루어진 커패시터 전극을 제조하기 위한 방법에 관한 것이다.
커패시터를 갖춘 반도체 회로의 예로서는 DRAM-메모리셀을 들 수 있다. 집적 밀도를 높이기 위해 상기 DRAM-메모리셀은, 메모리 커패시터가 관련 선택 트랜지스터 상부에 배치된 소위 스택 커패시터-셀로서 실현될 수 있다. 상기 커패시터의 공간 요구에 미치는 중요한 영향은 다른 무엇보다도 커패시터 유전체의 선택이다.
종래 방식의 커패시터는 대부분, 최대 8의 유전율을 갖는 실리콘 산화물층 또는 실리콘 질화물층을 메모리 유전체로서 이용한다. 예를 들어 BST(Barium-Stronium-Titanat, BaSrTiO3)와 같은 새로운 상유전체 및 유사한 재료들은 ε 150의 유전율을 가짐으로써 비교적 작은 커패시터를 가능하게 한다.
커패시터 유전체(DRAM)로서 상유전체를 사용하는 상기 방식의 메모리 소자들은 공급 전압이 단락되는 경우에 상기 메모리 소자들의 전하를 변화시키고 그에 따라 상기 메모리에 저장된 정보를 변화시킨다. 종래 방식의 메모리 소자들은 또한 잔류 누설 전류 때문에 계속적으로 새롭게 기술되어야만 한다(Refresh-Time). 강유전체를 메모리 유전체로서 사용함으로써, 공급 전압이 단락되는 경우에도 정보를 변화시키지 않고 계속적으로 새롭게 기술될 필요가 없는 비휘발성 메모리를 상이한 편광 방향을 토대로 하여 구성할 수 있다. 상기 셀의 잔류 누설 전류는 저장된 신호에 영향을 미치지 않는다. 상기 방식의 강유전체의 예로서는 PZT(Blei-Zirkonium-Titanat, Pb (Zr, Ti) O3)를 들 수 있다.
상기의 새로운 강유전체 및 상유전체의 제조는 통상적으로 산화 분위기에서 고온에서 이루어진다. 따라서, 특히 제 1커패시터 전극을 위해서는 상기 조건들과 모순되지 않는 재료가 필요하다.
대부분의 경우에는 백금, 이리듐 또는 루테늄과 같은 귀금속으로 이루어진 전극이 사용된다(일반적으로는 백금류 금속으로 언급된다). 백금류 금속, 특히 예를 들어 비교적 두꺼운 백금층의 구조화는 지금까지 해결되지 않은 문제인데, 그 이유는 아직까지도 적절한 에칭 프로세스가 개발되지 않았고, 어떠한 휘발성 백금-화합물도 RIE-프로세스를 위해서는 적합하지 않은 것으로 나타났기 때문이다. 지금까지의 에칭 프로세스는 래크 마스크의 제공 및 아르곤 플라즈마, 산소 플라즈마 또는 클로르 플라즈마 에칭을 기초로 한다. 이 경우에는 상기 프로세스의 높은 물리적 성분 때문에 마스킹 재료에 비해 선택성이 적을 수 있다.
본 발명의 목적은, 백금류 금속으로 이루어진 커패시터 전극의 제조 방법을 개선하는 것이다. 상기 제조 방법은 또한, 메모리 유전체로서 높은-ε-상유전체 또는 강유전체를 사용하는 DRAM-셀의 제조 프로세스에 통합될 수 있다.
도 1 내지 도 3은 본 발명에 따른 방법의 제 1실시예가 설명되는 반도체 회로 장치의 개략적인 횡단면도이다.
도 4 내지 도 11은 다른 실시예를 개략적으로 도시한 개략도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 실리콘 반도체 기판 2, 4 : 도핑 영역
3 : 게이트 5 : 절연 영역
6, 6' : 절연층 7 : 에칭 정지 재료
8 : 실리콘층 9 : 접속 구조물
10 : 전극 바디 11 : 백금
11' : 백금 규화물 12 : 커패시터 유전체
13 : 상부 전극 14 : 산소 확산 배리어
14a, 14b : 배리어
상기 목적은,
- 실리콘 함유 표면을 갖는 커패시터 전극용 캐리어를 제조하는 단계,
- 형성될 커패시터 전극의 원래의 구조적 형태를 갖는 도전성 전극 바디를 상기 실리콘 함유 표면상에 제조함으로써, 전극 바디에 인접한 실리콘 함유 표면을 노출하는 단계,
- 백금류 금속으로 이루어진 층을 증착하는 단계,
- 템퍼링 단계를 실시함으로써, 실리콘 함유 표면상에 배치된 백금류 금속층의 영역을 규산화하는 단계,
- 상기 백금류 금속 질화물을 제거하는 단계로 이루어진 제조 방법에 의해 달성된다.
본 발명은 커패시터 전극을 제조하기 위해 Salizid(self aligned silizied)-방법을 사용하는 것을 기초로 한다. 이를 위해 제일 먼저 실리콘 함유 표면을 갖는 캐리어가 형성된다. 상기 캐리어는 특히 반도체 기판으로서, 경우에 따라서는 형성된 회로 소자를 미리 갖추고 있을 수도 있다.
그 다음에, 실시예에 따라 도전층이 증착되어 전극 바디로 구조화된다. 대체로 상기 전극 바디는 형성될 커패시터 전극의 형태를 갖는다. 전극 바디의 외부에서 a-Si-표면이 노출된다. 상기 전극 바디상에는 동일한 형태로 백금층이 증착된다. 템퍼링 프로세스에 의해 Si를 함유하는 표면상에 배치된 백금이 규산화된다. 즉, PtSiX로 변환된다. 그 다음에 상기 PtSiX는 선택적으로 에칭되는 반면, 전극 바디상에 존재하는 백금은 침식되지 않는다. 적합한 에칭 방법은 논문 M. Rand et al, Appl. Phys. Lett. 24 (1974), Pages 49에 기술되어 있다. 상기 방법에서 보호 산화물층은 HF로 백금 규화물로부터 제거되고, 그 다음에 왕수에서의 에칭에 의해 백금 질화물이 금속 백금보다 더 빠르게 에칭된다. 경우에 따라서 남겨지는 실리콘 산화물은 재차 HF에 의해 제거될 수 있다.
본 발명의 중요한 장점은, 금속 백금을 위해서는 어떠한 에칭 방법도 필요치 않다는 점이다. 에칭 방법 대신, 비교적 쉽게 구조화될 수 있는 도전성 대체 재료가 전극 바디에 대해 에칭된다. 그 다음에 전극 바디상에 있는 상기 백금층이 전극 바디에 대해 자기 정렬된다. 즉, 백금을 에칭하기 위해서 다른 마스크가 전혀 필요 없다.
Si를 함유하는 캐리어 표면은 폴리 실리콘층일 수 있다. 상기 층은 a-Si-층(비정질 실리콘층)인 것이 바람직한데, 그 이유는 상기 층이 규화물을 형성하기에 매우 적합하기 때문이다. 캐리어의 구조에 따라서는, 예를 들어 실리콘 질화물과 같은 에칭 정지 재료층이 Si-층 아래의 캐리어 표면상에 제공되는 것이 바람직하다. 그럼으로써, 그 아래에 배치된 캐리어의 부분이 나중의 규화물 에칭시에 보호된다.
실리콘 함유 표면은 경우에 따라, 예컨대 산화에 의해 형성되는 얇은 산화물층에 의해 다음 프로세스 동안 (예를 들어 전극 바디의 제조 동안) 보호되어야 한다. 상기 얇은 산화물층은 나중에, 특히 백금 증착 전에 재차 제거된다.
전극을 접속하기 위해서는 예컨대, 경우에 따라서 Si-층을 제조한 후에 또는 산화물 보호층을 제조한 후에 상기 캐리어내로 또는 경우에 따라서는 산화물 보호층내로 하부에 배치된 도전성 구조물에 대해 콘택 호울을 에칭하는 방법이 제안된다. 따라서, DRAM-메모리셀에서 관련 선택 트랜지스터의 소스/드레인-영역에 대한 접속이 이루어질 수 있다.
상기 메모리셀이 메모리 유전체로서 높은-ε-유전체 또는 강유전체를 가지면, S/D-영역에 대한 콘택이 산화에 의해 악화되지 않도록 하기 위해, 메모리셀과 하부에 놓인 산화 가능한 다음 구조물 사이에 산화 확산 배리어가 배치되어야 한다. 이를 위해 전극 바디 및/또는 콘택 호울을 채우는 접속 구조물은 도전성 산소 배리어 재료로 이루어질 수 있다. 그러나 또한, 상기 2개의 구조물을 예를 들어 폴리 실리콘 또는 텅스텐으로 제조하고, 배리어를 전극 바디상에 예컨대 증착에 의해 또는 템퍼링 프로세스에 의해 자기 정렬 방식으로 형성하는 것도 가능하다.
본 발명은 도면에 도시된 실시예를 참조하여 하기에 자세히 설명된다.
도 1: 본 발명에 따른 방법은 DRAM-메모리셀의 실시예에서 설명된다. 실리콘 반도체 기판(1)내에서 도핑 영역(2, 4)(소스/드레인) 및 절연 영역(5)에 의해 인접 메모리셀의 트랜지스터로부터 분리된 게이트(3)를 갖는 MOS-트랜지스터가 제조된다. 상기 장치는 예를 들어 실리콘 산화물과 같은 절연층(6)으로 커버링된다. 상기 표면상에 약 150㎚ 두께의 에칭 정지 재료(7)로서의 Si3N4층 및 비정질 실리콘층(8)이 공지된 방법으로 증착된다. 상기 방식에 의해 커패시터 전극용 캐리어가 형성된다. a-Si-층의 두께는 나중에 필요한 ptSi-에칭을 짧게 유지하기 위해서 바람직하게 200㎚ 이하, 예컨대 100㎚이다. 상기 비정질 실리콘(8)은 상황에 따라 나중에 재차 제거되는 (도시되지 않은) 얇은 산화물층에 의해 다음 단계 (특히 전극 바디의 구조화 동안) 보호되어야 한다. 콘택 호울은 포토 기술에 의해 S/D-영역(2)까지 에칭된다. 상기 콘택 호울내에 도전성 접속 구조물(9)이 제공된다. 이를 위해 제 1실시예에서는 산소 확산을 막기 위한 도전성 배리어 재료가 전표면적으로 제공됨으로써, 콘택 호울은 충전되고 장치의 표면은 커버링된다. 예를 들어 콘택 호울의 직경이 0.8μ인 경우에는 약 500㎛ 두께의 텅스텐 질화물층이 공지된 방법(예컨대 CVD 방법)으로 증착될 수 있다. 상기 WN-층이 구조화됨으로써, 접속 구조물(9) 위에 배치된 전극 바디(10)가 형성된다. 상기 전극 바디 외부에서는 a-Si-표면이 노출된다. 이 때 존재하는 표면상에 전표면적으로 백금(11)이 증착된다(두께 약 100㎛).
도 2: 템퍼링 공정에 의해서는 단지 aSi상에 배치된 백금만이 규산화되는 반면, 전극 바디(10)상에는 금속 백금(11)이 남겨진다. 상기 템퍼링 공정은 RTP(Rapid Thermal Processing)로서 질소내에서(500℃에서 1분 동안) 실시되거나 또는 노(furnace) 프로세스로서 질소 또는 아르곤내에서 실시된다. 형성된 백금 규화물(11')은 그 다음에 상술된 바와 같은 적합한 습식 에칭 방법으로 제거된다.
도 3: 메모리 커패시터를 완성하기 위해, 커패시터 유전체(12), 바람직하게는 높은-ε-유전체가 전표면적으로 제공된다. FRAM의 경우는 상기 유전체 대신에 강유전체가 증착된다. 전극 바디(10) 및 접속 구조물(9)이 산소 확산 배리어로 형성되기 때문에, 하부에 배치된 구조물은 산화되지 않는다. 이 경우에는 상부 전극(13)도 마찬가지로 예컨대 백금으로 제조된다.
하기의 실시예(도 4 내지 도 9)는 단지 접속 구조물(9), 전극 바디(10) 및 경우에 따라서는 산소 확산 배리어의 제조 방법에서만 제 1실시예와 상이하기 때문에, 단지 이 단계들만은 도면을 참조하여 설명된다:
도 4 내지 도 5: 접속 구조물(9)을 형성하기 위해, 에칭된 콘택 호울내에는 예를 들어 폴리 실리콘 또는 텅스텐으로 이루어진 하나의 도전층이 제공되는데, 바람직하게는 전표면적인 증착 및 그 다음에 이루어지는 콘택 호울 상부 에지까지의 재에칭에 의해 제공된다. 그 다음에는 전표면적으로 산소 확산 배리어가 증착되어 전극 바디(10)로 구조화된다.
도 6 및 도 7: 콘택 호울을 제조한 후에는 텅스텐이 전표면적으로 증착 및 구조화됨으로써, 접속 구조물(9) 및 전극 바디(10)가 형성된다. 전극 바디상에 배치된 산소 확산 배리어(14)는 Rapid Thermal Processing(RTP)에 의해 질소 함유 분위기에서 제조될 수 있으며, 상기 제조에 의해 WN-층(14)이 전극 바디(10)의 노출 표면상에 자기 정렬 방식으로 형성된다.
도 8 내지 도 9: 제 4실시예에서는 콘택 호울을 제조한 후에 전표면적으로 예를 들어 폴리 실리콘 또는 텅스텐이 증착된다. 그 다음에 예를 들어 WN이 산소 배리어(14a)로서 증착된다. 상기 이중층(10, 14)이 구조화됨으로써 전극 바디(10)가 형성되는데, 상기 전극 바디의 상부면은 이미 산소 배리어(14a)로 커버링되어 있다. 나머지 노출 표면, 즉 전극 바디(10)의 측벽에서는 스페이서 기술에 의해 마찬가지로 WN으로 이루어진 배리어(14b)가 다음에 이어지는 상기 배리어 재료의 이방성 재에칭에 의한 전표면적인 증착에 의해) 형성된다.
상기 실시예에서 다른 방법들은 제 1실시예에서와 마찬가지로, 즉 백금 증착 또는 규산화 등으로 실시된다.
도 10 내지 도 11: 소위 'top-contact-셀의 메모리 커패시터도 상기 방법에 의해 제조될 수 있다. 도면에 도시된 상기 방식의 셀에서는, 전체 표면을 갖는 하부 커패시터 전극이 절연 재료상에, 예를 들어 LOCOS상에 배치된다. 관련 선택 트랜지스터에 대한 전기 콘택은 전체 커패시터를 제조한 후에 비로소 상기 회로의 제 1와이어링 평면에 의해 만들어진다. 메모리셀은 더 많은 면을 필요로 하지만, 더 간단하게 제조될 수 있다. 예를 들어 대부분의 경우에 산소 배리어를 제외시킬 수도 있다. 상기 커패시터 전극은 실리콘 함유 표면을 커버링하는 전극 바디에 의해서 정해지지 않고, 오히려 실리콘층내로 개구를 에칭함으로써 정해진다는 점에서, 상기 제조 방법은 전술한 기본적인 방법과 상이하다. 지금까지의 실시예에서와 동일한 도면 부호가 사용된, 도면에 도시된 커패시터는 예를 들어 하기와 같이 제조될 수 있다:
절연층(6')(이것은 특히 인접 셀을 절연하기 위해 이용되는 절연 영역일 수도 있다)상에는 비정질 또는 폴리 결정 실리콘층(8)이 증착된다. 상기 실리콘층(8)내로 하부에 배치된 절연층까지 하나의 개구가 에칭된다. 상기 개구는 제조될 전극의 가로 방향 치수를 정해주는데, 그 이유는 상기 개구 내부에서는 규화물이 형성될 수 없기 때문이다. 상기 개구는 또한 지금까지의 실시예에서 제조된 전극 바디와 동일한 기능을 갖는다. 다른 방법은 서문에 기술된 것과 동일하다 (백금 또는 백금류 금속의 증착, 규화물 형성, 상기 규화물의 선택적 제거 또는 커패시터의 완성). 상기 프로세스에 의해 실리콘층(8)의 개구내에 백금-섬(isle)이 형성된다.
본 발명에 따른 방법에 의해 백금류 금속으로 이루어진 커패시터 전극의 제조 방법이 개선되었다.
Claims (16)
- - 실리콘 함유 표면을 갖는 커패시터 전극용 캐리어를 제조하는 단계,- 형성될 커패시터 전극의 원래의 구조적 형태를 갖는 도전성 전극 바디(10)를 상기 실리콘 함유 표면상에 제조함으로써, 전극 바디(10)에 인접한 실리콘 함유 표면을 노출하는 단계,- 백금류 금속(11)으로 이루어진 층을 증착하는 단계,- 템퍼링 공정을 실시함으로써, 실리콘 함유 표면상에 배치된 백금류 금속층의 영역을 규산화하는 단계,- 상기 백금류 금속 질화물(11')을 제거하는 단계로 이루어진, 집적 반도체 회로내에 백금류 금속으로 이루어진 커패시터 전극을 제조하는 방법.
- 제 1항에 있어서, 상기 전극 바디(10)의 제조 방법에 의해 접속 구조물(9)을 캐리어내에 수용하기 위한 콘택 호울을 하부에 배치된 도전성 구조물(2)까지 에칭하는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 캐리어의 제조 단계는 실리콘층(8)을 최상부층으로서 적층하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 3항에 있어서, 상기 실리콘층(8)상에 실리콘 산화물층을 보호층으로서 형성하는 것을 특징으로 하는 방법.
- 제 3항 또는 제 4항에 있어서, 상기 실리콘층(8) 아래에서 캐리어상에 에칭 정지층(7)을 적층하는 것을 특징으로 하는 방법.
- 제 1항 또는 제 3항에 있어서, 백금류 금속층(11)을 증착하기 전에 산소 확산을 막기 위한 배리어층(9, 10, 14)을 제조하는 것을 특징으로 하는 방법.
- 제 2항 또는 제 3항에 있어서, 콘택 호울을 제조한 후에 배리어층을 전표면적으로 증착하여, 상기 배리어층으로부터 접속 구조물(9) 및 전극 바디(10)가 형성되는 것을 특징으로 하는 방법.
- 제 2항 또는 제 3항에 있어서, 콘택 호울을 제조한 후에 도전층을 전표면적으로 적층하고 접속 구조물(9)에 대해 재에칭하며, 그 다음에 배리어층을 전표면적으로 적층하고 전극 바디(10)에 대해 구조화하는 것을 특징으로 하는 방법.
- 제 2항 또는 제 3항에 있어서, 콘택 호울을 제조한 후에 도전층을 전표면적으로 적층하여, 상기 도전층으로부터 접속 구조물(9) 및 전극 바디(10)가 형성되며, 그 다음에 템퍼링 프로세스에 의해 상기 전극 바디의 노출 표면상에 산소 배리어를 형성하는 것을 특징으로 하는 방법.
- 제 2항 또는 제 3항에 있어서, 스페이서 기술에 의해 상기 전극 바디(10)의 측벽에 산소 확산 배리어를 제조하는 것을 특징으로 하는 방법.
- - 절연층(6')을 갖는 캐리어를 제조하고, 상기 절연층(6')상에 실리콘층(8)을 적층하는 단계,- 형성될 커패시터 전극과 실제로 같은 가로 치수를 갖는 개구를 상기 실리콘층(8)내에 형성하는 단계,- 백금류 금속(11)으로 이루어진 층을 증착하는 단계,- 템퍼링 공정을 실시함으로써, 상기 실리콘층상에 배치된 백금류 금속층의 영역이 규산화되는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 상기 단계 다음에 강유전체 또는 상유전체를 형성된 커패시터 전극상에 적층하고, 상기 전극상에 제 2커패시터 전극(13)을 적층하는 것을 특징으로 하는 방법.
- 제 11항에 있어서, 상기 단계 다음에 강유전체 또는 상유전체를 형성된 커패시터 전극상에 적층하고, 상기 전극상에 제 2커패시터 전극(13)을 적층하는 것을 특징으로 하는 방법.
- 제 1항에 있어서, 백금류 금속으로서 백금을 사용하는 것을 특징으로 하는 방법.
- 제 11항에 있어서, 백금류 금속으로서 백금을 사용하는 것을 특징으로 하는 방법.
- 메모리셀을 제조하기 위한 상기 방법의 적용.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712540A DE19712540C1 (de) | 1997-03-25 | 1997-03-25 | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall |
| DE19712540.9 | 1997-03-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980080624A true KR19980080624A (ko) | 1998-11-25 |
| KR100519240B1 KR100519240B1 (ko) | 2006-01-12 |
Family
ID=7824585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980010229A KR100519240B1 (ko) | 1997-03-25 | 1998-03-25 | 백금류금속으로이루어진커패시터전극의제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6136659A (ko) |
| EP (1) | EP0867926B1 (ko) |
| JP (1) | JPH10270667A (ko) |
| KR (1) | KR100519240B1 (ko) |
| DE (2) | DE19712540C1 (ko) |
| TW (1) | TW396612B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427447B1 (ko) * | 1999-04-27 | 2004-04-17 | 인피니언 테크놀로지스 아게 | 금속층 또는 금속 규화물층을 구조화하기 위한 방법 및상기 방법에 의해 제조된 커패시터 |
| KR100691927B1 (ko) * | 1998-12-30 | 2007-12-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4809961B2 (ja) * | 1998-08-07 | 2011-11-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP4322347B2 (ja) | 1999-03-15 | 2009-08-26 | エルピーダメモリ株式会社 | 半導体装置およびその製造方法 |
| DE19929307C1 (de) | 1999-06-25 | 2000-11-09 | Siemens Ag | Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode |
| JP2001237395A (ja) * | 2000-02-22 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| US6372574B1 (en) * | 2000-06-02 | 2002-04-16 | Micron Technology, Inc. | Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion |
| US6475911B1 (en) * | 2000-08-16 | 2002-11-05 | Micron Technology, Inc. | Method of forming noble metal pattern |
| KR100410716B1 (ko) * | 2001-03-07 | 2003-12-18 | 주식회사 하이닉스반도체 | 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법 |
| US20030146492A1 (en) * | 2002-02-05 | 2003-08-07 | International Business Machines Corporation | Nitride etchstop film to protect metal-insulator-metal capacitor dielectric from degradation and method for making same |
| US20030197215A1 (en) * | 2002-02-05 | 2003-10-23 | International Business Machines Corporation | A dual stacked metal-insulator-metal capacitor and method for making same |
| JP2004040059A (ja) * | 2002-07-08 | 2004-02-05 | Fujitsu Ltd | 半導体記憶装置の製造方法および半導体記憶装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04142036A (ja) * | 1990-10-02 | 1992-05-15 | Toshiba Corp | 半導体装置の製造方法 |
| KR0171060B1 (ko) * | 1993-12-28 | 1999-03-30 | 스기야마 카즈히코 | 반도체장치의 제조방법 |
| JP3294041B2 (ja) * | 1994-02-21 | 2002-06-17 | 株式会社東芝 | 半導体装置 |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| US5889315A (en) * | 1994-08-18 | 1999-03-30 | National Semiconductor Corporation | Semiconductor structure having two levels of buried regions |
| JP2953974B2 (ja) * | 1995-02-03 | 1999-09-27 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| EP0793271A3 (en) * | 1996-02-22 | 1998-12-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a metal silicide film and method of fabricating the same |
| KR100230422B1 (ko) * | 1997-04-25 | 1999-11-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
-
1997
- 1997-03-25 DE DE19712540A patent/DE19712540C1/de not_active Expired - Fee Related
-
1998
- 1998-03-04 TW TW087103132A patent/TW396612B/zh not_active IP Right Cessation
- 1998-03-17 EP EP98104834A patent/EP0867926B1/de not_active Expired - Lifetime
- 1998-03-17 DE DE59814007T patent/DE59814007D1/de not_active Expired - Fee Related
- 1998-03-24 JP JP10095389A patent/JPH10270667A/ja not_active Withdrawn
- 1998-03-25 KR KR1019980010229A patent/KR100519240B1/ko not_active IP Right Cessation
- 1998-03-25 US US09/047,850 patent/US6136659A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691927B1 (ko) * | 1998-12-30 | 2007-12-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100427447B1 (ko) * | 1999-04-27 | 2004-04-17 | 인피니언 테크놀로지스 아게 | 금속층 또는 금속 규화물층을 구조화하기 위한 방법 및상기 방법에 의해 제조된 커패시터 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100519240B1 (ko) | 2006-01-12 |
| TW396612B (en) | 2000-07-01 |
| DE59814007D1 (de) | 2007-06-28 |
| JPH10270667A (ja) | 1998-10-09 |
| EP0867926A1 (de) | 1998-09-30 |
| EP0867926B1 (de) | 2007-05-16 |
| DE19712540C1 (de) | 1998-08-13 |
| US6136659A (en) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3759859B2 (ja) | 半導体装置およびその製造方法 | |
| KR20010070394A (ko) | 강유전성 반도체 메모리의 제조 방법 | |
| KR100519240B1 (ko) | 백금류금속으로이루어진커패시터전극의제조방법 | |
| KR20000023205A (ko) | 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터 및 네가티브 형태를 이용한 그것의 제조 방법 | |
| KR20010113324A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP3732524B2 (ja) | 集積化半導体メモリ装置の製造方法 | |
| US7615814B2 (en) | Ferroelectric device having a contact for taking the potential of a metal film and a plurality of capacitors positioned periodically | |
| KR100507631B1 (ko) | 융기형캐패시터전극의제조방법 | |
| JP2003068993A (ja) | 半導体装置およびその製造方法 | |
| KR100405146B1 (ko) | 구조화된 금속 산화물 함유 층의 제조 방법 | |
| US20020100924A1 (en) | Method of forming dram circuitry | |
| US7157371B2 (en) | Barrier layer and a method for suppressing diffusion processes during the production of semiconductor devices | |
| KR100326494B1 (ko) | 배리어 없는 반도체 메모리 장치의 제조 방법 | |
| US6501113B2 (en) | Semiconductor device with capacitor using high dielectric constant film or ferroelectric film | |
| KR20000023170A (ko) | 반도체 장치에서 지지 프레임상에 배치된 커패시터 및 그제조 방법 | |
| TWI261334B (en) | Contact-structure for a ferro-electric memory-capacitor, memory element and their production methods | |
| KR100464938B1 (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 | |
| KR100436057B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR100541374B1 (ko) | 백금 하부전극을 구비하는 캐패시터 제조 방법 | |
| KR100427447B1 (ko) | 금속층 또는 금속 규화물층을 구조화하기 위한 방법 및상기 방법에 의해 제조된 커패시터 | |
| KR100322839B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR19980065732A (ko) | 커패시터의 제조 방법 | |
| KR100326265B1 (ko) | 반도체소자의메모리셀및그제조방법 | |
| KR0146256B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20020052833A (ko) | 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080828 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |