KR970067874A - 반도체장치의 캐패시터 형성방법 - Google Patents
반도체장치의 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR970067874A KR970067874A KR1019960007740A KR19960007740A KR970067874A KR 970067874 A KR970067874 A KR 970067874A KR 1019960007740 A KR1019960007740 A KR 1019960007740A KR 19960007740 A KR19960007740 A KR 19960007740A KR 970067874 A KR970067874 A KR 970067874A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- capacitor
- semiconductor device
- oxidation
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
반도체장치의 커패시터 형성방법이 개시되어 있다. 본 발명은 반도체기판 상에 하부전극을 형성하는 단계와 상기 하부전극의 표면에 유전막을 형성하는 단계와 상기 유전막 표면에 질소가 함유된 내산화성 금속막을 형성하는 단계와 상기 내산화성 금속막 전면에 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 커패시터 형성방법을 제공한다. 본 발명에 의하면 유전막과 플레이트 전극 사이에 내산화성이면서 후속 열처리 온도에 따른 저항변화율이 작은 질소를 포함하는 내산화성 금속막을 형성함으로써 안정된 특성을 갖는 커패시터를 구현할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 커패시터 형성방법을 설명하기 위한 단면도이다.
Claims (7)
- 반도체기판 상에 하부전극을 형성하는 단계; 상기 하부전극의 표면에 유전막을 형성하는 단계; 상기 유전막 표면에 질소가 함유된 내산화성 금속막을 형성하는 단계; 상기 내산화성 금속막 전면에 플레이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 커패시터 형성방법
- 제1항에 있어서 상기 하부전극 및 상기 플레이트 전극은 모두 도우핑된 폴리실리콘막으로 형성하는 것을 특징으로 하는 반도체장치의 커패시터 형성방법
- 제1항에 있어서 상기 유전막은 탄탈륨 산화막 BST막 및 PZT막으로 이루어진 일군중 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체장치의 커패시터 형성방법
- 제1항에 있어서 상기 내산화성 금속막은 PVD(physical vapor deposition)공정 또는 CVD(chemical vapor deposition)공정으로 형성하는 것을 특징으로 하는 반도체장치의 커패시터 형성방법
- 제1항에 있어서 상기 내산화성 금속막은 타이타늄 실리사이드 질화막, 탄탈륨 실리사이드 질화막, 텅스텐 실리사이드 질화막, 및 몰리브데늄 실리사이드 질화막으로 이루어진 일군중 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체장치의 커패시터 형성방법
- 제5항에 있어서 상기 타이타늄 실리사이드 질화막은 아르곤 가스 및 질소 가스 분위기에서 타이타늄 실리사이드(TiSi)타게트를 사용하는 PVD공정(스퍼터링 공정)으로 형성하는 것을 특징으로 하는 반도체장치의 커패시터 형성방법
- 제6항에 있어서 상기 질소 가스는 상기 아르콘 가스 및 상기 질소가스의 부피에 비하여 3% 내지 10%의 비율로 주입하는 것을 특징으로 하는 반도체장치의 커패시터 형성방법
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960007740A KR100213197B1 (ko) | 1996-03-21 | 1996-03-21 | 반도체장치의 커패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960007740A KR100213197B1 (ko) | 1996-03-21 | 1996-03-21 | 반도체장치의 커패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970067874A true KR970067874A (ko) | 1997-10-13 |
| KR100213197B1 KR100213197B1 (ko) | 1999-08-02 |
Family
ID=19453631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960007740A KR100213197B1 (ko) | 1996-03-21 | 1996-03-21 | 반도체장치의 커패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100213197B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024717B1 (ko) * | 2008-09-12 | 2011-03-24 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 및 그 형성방법 |
-
1996
- 1996-03-21 KR KR1019960007740A patent/KR100213197B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100213197B1 (ko) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362086B2 (en) | Forming a conductive structure in a semiconductor device | |
| KR970018578A (ko) | 반도체 장치의 커패시터 구조 및 그 제조방법 | |
| KR970067616A (ko) | 자기 정렬 초박막층을 사용한 cvd 알루미늄의 선택적 블랭킷 증착 및 반사율 개선 방법 | |
| JPH06177324A (ja) | 電圧係数の小さいキャパシタを含むｉｃチップとその製造法 | |
| KR970052931A (ko) | 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법 | |
| KR960035824A (ko) | 타이타늄 카본 나이트라이드 게이트전극 형성방법 | |
| KR960009013A (ko) | 타이타늄 나이트라이드(TiN) 게이트전극 형성방법 | |
| GB2358958A (en) | Capacitor for memory device with amorphous tantalum oxide nitride TaON dielectric layer | |
| KR970067874A (ko) | 반도체장치의 캐패시터 형성방법 | |
| KR100313256B1 (ko) | 반도체장치및그제조방법 | |
| EP0100454B1 (en) | Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device | |
| JPH0687501B2 (ja) | 半導体装置のゲート電極の製造方法 | |
| KR20040001861A (ko) | 금속게이트전극 및 그 제조 방법 | |
| KR100451501B1 (ko) | 반도체메모리소자의캐패시터형성방법 | |
| US6730616B2 (en) | Versatile plasma processing system for producing oxidation resistant barriers | |
| KR100515076B1 (ko) | 반도체 소자의 확산방지막 형성 방법 | |
| KR960002792A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR100331261B1 (ko) | 반도체장치의 제조 방법 | |
| KR100196219B1 (ko) | 반도체 기억소자의 비트라인 제조방법 및 그 구조 | |
| KR930006900A (ko) | 반도체 소자의 콘택홀 매립방법 | |
| KR920018929A (ko) | 반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법 | |
| JPS62265718A (ja) | 半導体装置の製造方法 | |
| KR950025868A (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR950024340A (ko) | 반도체 장치의 캐패시터와 그 제조방법 | |
| KR100268802B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |