FR2871935A1 - Circuit integre comprenant un condensateur a elecrodes metalliques et procede de fabrication d'un tel condensateur - Google Patents

Circuit integre comprenant un condensateur a elecrodes metalliques et procede de fabrication d'un tel condensateur Download PDF

Info

Publication number
FR2871935A1
FR2871935A1 FR0406674A FR0406674A FR2871935A1 FR 2871935 A1 FR2871935 A1 FR 2871935A1 FR 0406674 A FR0406674 A FR 0406674A FR 0406674 A FR0406674 A FR 0406674A FR 2871935 A1 FR2871935 A1 FR 2871935A1
Authority
FR
France
Prior art keywords
capacitor
electrode
integrated circuit
metal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0406674A
Other languages
English (en)
Inventor
Aomar Halimaoui
Farhane Rebha El
Benoit Froment
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Koninklijke Philips NV
Original Assignee
STMicroelectronics Crolles 2 SAS
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, Koninklijke Philips Electronics NV filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR0406674A priority Critical patent/FR2871935A1/fr
Priority to CN 200580016703 priority patent/CN1957442A/zh
Priority to US11/570,731 priority patent/US7781296B2/en
Priority to EP05775544A priority patent/EP1774576A1/fr
Priority to PCT/FR2005/001400 priority patent/WO2006008356A1/fr
Priority to JP2007515985A priority patent/JP2008503077A/ja
Publication of FR2871935A1 publication Critical patent/FR2871935A1/fr
Priority to US12/861,256 priority patent/US8975682B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

La présente invention concerne un circuit intégré (CI) comprenant au moins un condensateur à électrodes métalliques dont une au moins des électrodes (10 ou 30) est formée de silicium ou d'un alliage de silicium à grains hémisphériques siliciuré au moins en surface.La présente invention concerne également un procédé de fabrication permettant d'obtenir un tel condensateur à électrodes métalliques siliciurées.

Description

CIRCUIT INTEGRE COMPRENANT UN CONDENSATEUR A
ELECTRODES METALLIQUES ET PROCEDE DE FABRICATION
D'UN TEL CONDENSATEUR La présente invention concerne les circuits intégrés, plus particulièrement les condensateurs à électrodes métalliques. Les condensateurs sont notamment utilisés dans des cellules mémoire de plan mémoire.
La fabrication de condensateurs se heurte de plus en plus aux problèmes liés aux fortes densités d'intégration. En effet, l'augmentation de la densité d'intégration impose la réduction de la surface d'une cellule mémoire, tout en maintenant une valeur de capacité efficace. Ainsi, dans les technologies actuelles, plusieurs approches sont possibles.
La plus courante est la formation du condensateur dans une tranchée permettant d'augmenter la surface du condensateur sans augmenter la surface de la cellule mémoire. La surface peut encore être augmentée d'un facteur 2 environ, en utilisant comme électrode inférieure du polysilicium dopé de type à grains hémisphériques (polysilicium HSG).
Pour des densités d'intégrations encore plus importantes, il existe plusieurs approches possibles qui permettent d'intégrer des capacités dans des cellules de plus en plus petites.
L'approche classique consiste à augmenter la profondeur de la tranchée. Cependant, cette approche conduit à des facteurs de forme difficilement gérables. Une autre approche consiste à diminuer l'épaisseur du diélectrique, le risque étant l'augmentation du courant de fuite.
De récentes recherches concernent l'utilisation d'un isolant à forte constante diélectrique et des électrodes métalliques permettant de s'affranchir des problèmes de dopage des électrodes en polysilicium tridimensionnelles et de réduire les capacités de déplétion (appauvrissement) liées aux électrodes en polysilicium. Cependant, les électrodes métalliques traditionnelles (par exemple en TiN) sont planes et leur utilisation conduit donc à perdre le facteur 2 apporté par l'utilisation de polysilicium HSG.
L'invention vise à apporter une solution à ces problèmes.
Un but de la présente invention est d'obtenir des condensateurs de taille adaptée à des circuits intégrés de taille de plus en plus réduite sans réduction de la valeur de leur capacité.
La présente invention a également pour but d'utiliser des électrodes métalliques permettant de s'affranchir des problèmes de dopage et de capacités de déplétion liés aux électrodes en polysilicium tridimensionnel, tout en gardant la morphologie d'un dépôt de type à grains hémisphériques.
Les condensateurs selon la présente invention offrent également l'avantage de présenter une capacité efficace sans augmentation du courant de fuite du diélectrique.
La présente invention est donc basée sur la siliciuration (formation d'un siliciure de métal) d'une électrode en polysilicium HSG, par exemple.
La présente invention propose donc un circuit intégré comprenant au moins un condensateur à électrodes métalliques dont l'une au moins des deux électrodes du condensateur est formée de silicium ou d'un alliage de silicium de type à grains hémisphériques siliciuré au moins en surface.
Cette électrode peut être ainsi soit partiellement siliciurée, soit de préférence entièrement siliciurée, c'est-à-dire entièrement formée d'un siliciure de métal.
Selon un second mode de réalisation de l'invention, la seconde électrode métallique du condensateur est également formée d'une couche de silicium ou d'un alliage de silicium de type à grains hémisphériques partiellement ou entièrement siliciurée.
En variante, la seconde électrode du condensateur peut comporter une couche de métal, par exemple du TiN.
Le condensateur peut présenter une structure planaire ou bien en tranchée.
La présente invention propose également un procédé de fabrication d'un condensateur au sein d'un circuit intégré tel que défini ci-dessus dans lequel l'élaboration de la première électrode comprend la réalisation d'une couche de silicium ou d'un alliage de silicium de type à grains hémisphériques et la siliciuration de ladite couche au moins en surface.
Ce procédé permet d'obtenir un condensateur dans lequel ladite première électrode peut être soit partiellement siliciurée, soit de préférence entièrement siliciurée.
Selon une variante de l'invention, la seconde électrode est élaborée soit de façon analogue à la première électrode, c'est-à-dire par dépôt de polysilicium de type à grain hémisphérique puis siliciuration, soit par dépôt de métal, par exemple TiN.
D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés, sur lesquels: - la figure 1 représentent schématiquement un circuit intégré selon un premier mode de réalisation de la présente invention; - les figures 2 à 4 illustrent schématiquement les principales étapes d'un procédé permettant d'obtenir le circuit intégré de la figure 1; et la figure 5 représentent schématiquement un circuit intégré selon un second mode de réalisation de la présente invention.
Sur la figure 1, on a représenté un circuit intégré CI selon l'invention comportant un condensateur CN comprenant deux électrodes métalliques siliciurées de type à grains hémisphériques.
Le circuit intégré CI comporte un substrat SB, dans lequel on a réalisé une tranchée creuse comprenant une première électrode métallique siliciurée de type à grains hémisphériques 10, surmontée d'un diélectrique 2, surmonté d'une seconde électrode métallique siliciurée de type à grains hémisphériques 30.
On va maintenant décrire plus en détails, les principales étapes d'un mode de mise en oeuvre du procédé selon l'invention, permettant d'obtenir le condensateur de la figure 1.
Sur la figure 2, la référence SB désigne donc un substrat semi-conducteur, par exemple en silicium. On réalise une tranchée 4 dans le substrat SB de façon classique et connue en soi.
On procède ensuite à la réalisation de la première électrode 10. Pour cela, on forme, également de façon classique et connue en soi, par exemple par dépôt, une couche 1 de silicium, de germanium ou d'un alliage de silicium, tel que par exemple du silicium-germanium, de type à grains hémisphériques (figure 3). Les caractéristiques d'un tel dépôt sont par exemple décrits dans Fabrication and performance of selective HSG storage cells for 256 Mb and 1 Gb DRAM applications, A. Banerjee, R.L. Wise, D.L. Plunton, M. Bevan, M.L. Crenshaw, S.Aoyama et M.M. Mansoori, IEEE Transactions on electron devices, vol. 47, No.3, mars 2000 .
A titre indicatif, la couche 1 de silicium ou d'un alliage de silicium de type à grains hémisphériques a une épaisseur de 1000 à 1500 A. Dans l'exemple décrit ici, la siliciuration, c'est-à-dire la formation d'un siliciure de métal, est obtenue à partir de cobalt. Cependant, cette siliciuration peut être obtenue à partir d'autres métaux tels que par exemple le tungstène, le titane ou le nickel.
On dépose, par exemple par un dépôt plasma en phase vapeur (dépôt PVD), une couche de nickel sur la couche 1 de silicium ou d'un alliage de silicium de type à grains hémisphériques.
Bien entendu, l'épaisseur de la couche de nickel est déterminée en fonction de la phase et de l'épaisseur de siliciure de métal que l'on souhaite finalement obtenir sachant que lorsque du nickel est utilisé, 1 À de nickel donne 2.2 À de siliciure.
Puis on procède à un premier recuit initial, typiquement à une température inférieure à 600 C, par exemple à une température de 450 C. Cette température de recuit dépend de la nature du métal utilisé pour la siliciuration. Le nickel réagit alors avec le silicium de la couche 1 pour former du NiSi (figure 4).
L'excès de nickel n'ayant pas réagi peut ensuite être retiré sélectivement par rapport au siliciure. Cette opération de retrait sélectif s'effectue par exemple par gravure humide. Une telle gravure humide est classique et connue en soi, et elle utilise par exemple une chimie H2SO4:H2O2:H2O, ou bien une chimie HC1: H2O2:H2O.
On se retrouve donc en présence d'une électrode 10 métallique siliciurée avec une morphologie de type à grains hémisphériques sur laquelle est déposée le diélectrique 2.
Le diélectrique peut être un diélectrique conventionnel avec une constante diélectrique relative k de, par exemple, 5. Dans ce cas, la principale amélioration par rapport à l'art antérieur vient de l'amélioration des capacités de déplétion, de la forte réduction de la résistance série et de la simplification du procédé dans la mesure où il n'est pas nécessaire de doper par implémentation les électrodes en silicium ou en alliage de silicium, opération parfois difficile particulièrement sur les flancs des tranchées.
Il est également possible d'utiliser des diélectriques à forte constante diélectrique, par exemple de l'oxyde de Hafnium HfO2 (k=17), ce qui augmenterait plus encore la capacité du condensateur.
Le diélectrique 2 est surmontée de la seconde électrode. Comme illustré dans la figure 1, l'électrode 30 peut être réalisée de façon analogue à la première électrode 10, c'est-à-dire par dépôt de polysilicium HSG, puis siliciuration, de préférence totale, et retrait du métal n'ayant pas réagi.
La seconde électrode peut également être réalisée par exemple par dépôt direct de métal (par exemple TiN) sur le diélectrique. Dans ce cas (figure 5), le condensateur comprend une première électrode métallique siliciurée de type à grains hémisphériques 10, surmontée d'un diélectrique 2, surmonté d'une seconde électrode métallique 31.
Dans les circuits intégrés selon la présente invention, les condensateurs ne sont pas limités à des structures en tranchées, telles que décrites cidessus, mais peuvent également être par exemple de type planaire.

Claims (9)

REVENDICATIONS
1. Circuit intégré (CI) comprenant au moins un condensateur à électrodes métalliques caractérisé par le fait qu'au moins une des deux électrodes (10,30) du condensateur est formée de silicium ou d'un alliage de silicium de type à grains hémisphériques siliciuré au moins en surface.
2. Circuit intégré selon la revendication 1, dans lequel l'électrode (10) est entièrement formée d'un siliciure de métal.
3. Circuit intégré selon la revendication 1 ou 2, dans lequel la seconde électrode du condensateur est formée de silicium ou d'un alliage de silicium de type à grains hémisphériques siliciuré au moins en surface(30) .
4. Circuit intégré selon la revendication 3, dans lequel la seconde électrode du condensateur est entièrement formée d'un siliciure de métal (30).
5. Circuit intégré selon l'une quelconque des revendications 1 à 3, dans lequel la seconde électrode du condensateur comporte une couche de métal (31).
6. Procédé de fabrication d'un condensateur au sein d'un circuit intégré comprenant l'élaboration d'une première électrode, d'un diélectrique et d'une seconde électrode, caractérisé en ce que l'élaboration de la première électrode comprend la réalisation d'une couche de silicium ou d'un alliage de silicium de type à grains hémisphériques et la siliciuration de ladite couche au moins en surface.
7. Procédé selon la revendication 6 dans lequel la couche de silicium ou d'un alliage de silicium de type à grains hémisphériques est complètement siliciurée.
8. Procédé selon la revendication 6 ou 7 dans lequel l'élaboration de la seconde électrode est analogue à celle de la première électrode.
9. Procédé selon la revendication 6 ou 7 dans lequel l'élaboration de la seconde électrode comprend un dépôt de métal.
FR0406674A 2004-06-18 2004-06-18 Circuit integre comprenant un condensateur a elecrodes metalliques et procede de fabrication d'un tel condensateur Pending FR2871935A1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR0406674A FR2871935A1 (fr) 2004-06-18 2004-06-18 Circuit integre comprenant un condensateur a elecrodes metalliques et procede de fabrication d'un tel condensateur
CN 200580016703 CN1957442A (zh) 2004-06-18 2005-06-07 包括带有金属电极的电容器的集成电路以及制造这种电容器的方法
US11/570,731 US7781296B2 (en) 2004-06-18 2005-06-07 Integrated circuit comprising a capacitor with metal electrodes and process for fabricating such a capacitor
EP05775544A EP1774576A1 (fr) 2004-06-18 2005-06-07 Circuit integre comprenant un condensateur a electrodes metalliques et procede de fabrication d'un tel condensateur
PCT/FR2005/001400 WO2006008356A1 (fr) 2004-06-18 2005-06-07 Circuit integre comprenant un condensateur a electrodes metalliques et procede de fabrication d'un tel condensateur
JP2007515985A JP2008503077A (ja) 2004-06-18 2005-06-07 電極を有するキャパシタを備えた集積回路およびキャパシタを製造するための方法
US12/861,256 US8975682B2 (en) 2004-06-18 2010-08-23 Integrated circuit comprising a capacitor with HSG metal electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0406674A FR2871935A1 (fr) 2004-06-18 2004-06-18 Circuit integre comprenant un condensateur a elecrodes metalliques et procede de fabrication d'un tel condensateur

Publications (1)

Publication Number Publication Date
FR2871935A1 true FR2871935A1 (fr) 2005-12-23

Family

ID=34946896

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0406674A Pending FR2871935A1 (fr) 2004-06-18 2004-06-18 Circuit integre comprenant un condensateur a elecrodes metalliques et procede de fabrication d'un tel condensateur

Country Status (6)

Country Link
US (2) US7781296B2 (fr)
EP (1) EP1774576A1 (fr)
JP (1) JP2008503077A (fr)
CN (1) CN1957442A (fr)
FR (1) FR2871935A1 (fr)
WO (1) WO2006008356A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496326B1 (en) * 2015-10-16 2016-11-15 International Business Machines Corporation High-density integrated circuit via capacitor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998824A (en) * 1995-09-25 1999-12-07 Lg Semicon Co., Ltd. Capacitor structure having a lower electrode with a rough surface, a plurality of metal layers and a nitridation treated film
US20010001210A1 (en) * 1999-06-25 2001-05-17 Rhodes Howard E. Capacitor Structures
US20020020866A1 (en) * 1998-07-10 2002-02-21 Joo-Won Lee Method for manufacturing a capacitor having a two-layer lower electrode
US20030020122A1 (en) * 2001-07-24 2003-01-30 Joo Jae Hyun Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby
US20030038325A1 (en) * 1998-09-04 2003-02-27 Yasuhiro Sugawara Semiconductor device and method of fabricating the same
US20030123216A1 (en) * 2001-12-27 2003-07-03 Yoon Hyungsuk A. Deposition of tungsten for the formation of conformal tungsten silicide
US6682970B1 (en) * 1998-02-27 2004-01-27 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03230561A (ja) * 1990-02-06 1991-10-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE4321638A1 (de) * 1992-09-19 1994-03-24 Samsung Electronics Co Ltd Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
US6348708B1 (en) 1995-04-10 2002-02-19 Lg Semicon Co., Ltd. Semiconductor device utilizing a rugged tungsten film
JP2839076B2 (ja) * 1995-05-11 1998-12-16 日本電気株式会社 半導体装置およびその製造方法
KR100259039B1 (ko) 1997-02-17 2000-06-15 윤종용 반도체장치의커패시터제조방법
US6255159B1 (en) * 1997-07-14 2001-07-03 Micron Technology, Inc. Method to form hemispherical grained polysilicon
US6033967A (en) * 1997-07-21 2000-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for increasing capacitance in DRAM capacitors and devices formed
US6143617A (en) 1998-02-23 2000-11-07 Taiwan Semiconductor Manufacturing Company Composite capacitor electrode for a DRAM cell
KR100319888B1 (ko) * 1998-06-16 2002-01-10 윤종용 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법
DE10109218A1 (de) * 2001-02-26 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines Speicherkondensators
CN1204616C (zh) 2001-12-20 2005-06-01 国际商业机器公司 用sige bicmos集成方案制造多晶－多晶电容器的方法
US6664161B2 (en) * 2002-05-01 2003-12-16 International Business Machines Corporation Method and structure for salicide trench capacitor plate electrode
US6815753B2 (en) * 2002-08-29 2004-11-09 Micron Technology, Inc. Semiconductor capacitor structure and method to form same
US6858487B2 (en) * 2003-01-02 2005-02-22 United Microelectronics Corp. Method of manufacturing a semiconductor device
US6964901B2 (en) * 2003-06-03 2005-11-15 Micron Technology, Inc. Methods of forming rugged electrically conductive surfaces and layers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998824A (en) * 1995-09-25 1999-12-07 Lg Semicon Co., Ltd. Capacitor structure having a lower electrode with a rough surface, a plurality of metal layers and a nitridation treated film
US6682970B1 (en) * 1998-02-27 2004-01-27 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US20020020866A1 (en) * 1998-07-10 2002-02-21 Joo-Won Lee Method for manufacturing a capacitor having a two-layer lower electrode
US20030038325A1 (en) * 1998-09-04 2003-02-27 Yasuhiro Sugawara Semiconductor device and method of fabricating the same
US20010001210A1 (en) * 1999-06-25 2001-05-17 Rhodes Howard E. Capacitor Structures
US20030020122A1 (en) * 2001-07-24 2003-01-30 Joo Jae Hyun Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby
US20030123216A1 (en) * 2001-12-27 2003-07-03 Yoon Hyungsuk A. Deposition of tungsten for the formation of conformal tungsten silicide

Also Published As

Publication number Publication date
US8975682B2 (en) 2015-03-10
US20100320567A1 (en) 2010-12-23
CN1957442A (zh) 2007-05-02
JP2008503077A (ja) 2008-01-31
US7781296B2 (en) 2010-08-24
EP1774576A1 (fr) 2007-04-18
US20080185681A1 (en) 2008-08-07
WO2006008356A1 (fr) 2006-01-26

Similar Documents

Publication Publication Date Title
FR3046290B1 (fr) Methode de realisation d'espaceurs a faible permittivite
FR2933234A1 (fr) Substrat bon marche a structure double et procede de fabrication associe
EP3127142B1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
EP1346405B1 (fr) Procede de fabrication d'un ilot de matiere confine entre des electrodes, et applications aux transistors
FR3078436A1 (fr) Circuit integre comprenant un substrat equipe d'une region riche en pieges, et procede de fabrication
US20060017090A1 (en) Semiconductor device and method of manufacturing the same
FR2782844A1 (fr) Procede de fabrication d'un condensateur en utilisant du silicium sous forme de grains hemispheriques
WO2014016147A2 (fr) Procédé pour la réalisation d'une capacité
WO2013093360A1 (fr) Procede de fabrication d'un empilement mos sur un substrat en diamant
US9985237B2 (en) Method of manufacturing an organic light emitting diode by lift-off
WO2006008356A1 (fr) Circuit integre comprenant un condensateur a electrodes metalliques et procede de fabrication d'un tel condensateur
FR2853134A1 (fr) Procede de fabrication d'un transistor a grille metallique, et transistor correspondant
EP1650796A2 (fr) Procédé de prise de contact sur une région d'un circuit intégré, en particulier sur les électrodes d'un transistor
FR3049110A1 (fr) Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite
EP2830086A1 (fr) Procédé de fabrication d'un espaceur pour cellule mémoire électronique a double grille et cellule mémoire électronique associée
KR100258228B1 (ko) 게터링 단계를 갖는 반도체 장치의 제조방법
FR2848726A1 (fr) Transistor mis a grille auto-alignee et son procede de fabrication
WO2001035448A2 (fr) Procede de fabrication d'un condensateur empile pour dram
FR2860919A1 (fr) Structures et procedes de fabrication de regions semiconductrices sur isolant
FR2609350A1 (fr) Cellule de memoire a armature de stockage enterree
FR3063834A1 (fr) Procede de fabrication d'un dispositif semi-conducteur tridimensionnel
JP2006190765A (ja) 半導体装置及びその製造方法
EP1439574B1 (fr) Procédé de formation d'une région localisée d'un matériau difficilement gravable
KR20020080892A (ko) 반도체 소자의 커패시터 형성 방법
CN109003974B (zh) 电容介质结构、电容器阵列结构及制备方法