KR100424192B1 - 캐패시터 제조방법 - Google Patents
캐패시터 제조방법 Download PDFInfo
- Publication number
- KR100424192B1 KR100424192B1 KR10-1998-0061831A KR19980061831A KR100424192B1 KR 100424192 B1 KR100424192 B1 KR 100424192B1 KR 19980061831 A KR19980061831 A KR 19980061831A KR 100424192 B1 KR100424192 B1 KR 100424192B1
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- diffusion barrier
- film
- polysilicon
- deposited
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title abstract description 17
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 125000006850 spacer group Chemical group 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 239000012298 atmosphere Substances 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 22
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- -1 as shown in FIG. 3 Chemical group 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 캐패시터 제조 방법을 개시한다. 개시된 본 발명은, 실리콘 기판(10)상에 산화막(11)을 형성하고, 산화막(11)에 콘택홀(12)을 형성한다. 전체 구조 상부에 폴리실리콘(13)을 증착하여, 이 폴리실리콘(13)으로 콘택홀(12)을 매립한다. 산화막(11)상에 증착된 폴리실리콘(13)을 제거하여 평탄화시킨 후, 남아 있는 폴리실리콘(13)상에 확산 방지막(14,15)을 증착한 다음, 이 확산 방지막(14,15)을 열처리한다. 확산 방지막(14,15)상에 하부 전극막(16)과 하드 마스크(17)를 증착한 후, 콘택홀(12) 상부에만 남도록 하드 마스크(17)와 하부 전극막(16) 및 확산 방지막(14,15)을 식각한다. 결과물 전체를 산소 분위기에서 열처리하는데, 산소 원자는 하드 마스크(17)에 의해 차단되어 하부 전극막(16)을 통해 확산 방지막(14,15)으로는 이동되지 못하고 확산 방지막(14,15)의 측벽만이 산화되므로써, 확산 방지막(14,15)의 측벽에 자연적으로 스페이서 산화막(18)이 형성된다. 하드 마스크(17)를 제거하고, 전체 구조 상부에 유전체인 BST(19)를 증착한 후, 다시 전체 구조 상부에 상부 전극막(20)을 증착한다.
Description
본 발명은 캐패시터 제조 방법에 관한 것으로서, 보다 구체적으로는 (바륨/스트론튬)티타늄산화막[(Ba,Sr)TiO3;이하 BST라 영문표기함]를 유전체로 갖는 캐패시터를 제조하는 방법에 관한 것이다.
최근 반도체 제조 기술의 발달과 더불어 메모리 소자의 수요가 급증함에 따라 좁은 면적에 높은 캐패시턴스를 요구하게 되었다.
캐패시터의 정전용량(capacitance)은 유전체의 유전율과 면적에 비례하고, 두께에 반비례한다. 그런데, 소자가 고집적화되어 감에 따라, 캐패시터 용량을 극대화하기 위한 방법으로는, 전극간의 유전체를 고유전율을 갖는 절연체를 이용하거나, 전극의 면적을 확대시키는 방법 또는 유전체의 두께를 줄이는 방법 등이 제안되었다. 이에 반도체 메모리 소자의 고집적화에 대한 고용량을 제공하기 위하여, 기존에는 유전체로서 SiO2/Si3N4또는 Ta2O5등이 이용되고, 전극 면적을 확장시키는 방법으로는 플래너 캐패시터 셀에서 스택형 또는 트랜치 형의 3차원적 구조가 제안되었다.
그런데, 기존에 사용되었던 유전체는 유전율이 낮아서, 더 이상 고집적 메모리 소자에 적용할 수가 없었다. 그래서, 최근에는 유전율이 높은 BST가 유전체로 각광받고 있는데, 이 BST를 이용한 캐패시터도 역시 평면 구조로는 만족할만한 정전용량이 확보되지 않기 때문에, 스택 구조를 갖는다.
도 1은 BST를 유전체로 이용한 종래의 캐패시터를 나타낸 것으로서, 도시된 바와 같이, 실리콘 기판(1)상에 산화막을 형성하고, 산화막에 콘택홀을 형성한다. 폴리실리콘(2)을 콘택홀에 매립하고, 에치백이나 CMP 공정으로 폴리실리콘(2)을 평탄화시킨다. 확산 방지막인 티타늄/티타늄질화막(3a,3b)과 하부 전극막(4)을 전체 구조 상부에 순차적으로 증착한 후, 콘택홀 상부인 셀 영역만 남기고 나머지 티타늄/티타늄질화막(3a,3b)과 하부 전극막(4)을 식각한다.
전체 구조 상부에 산화막을 형성하고, 산화막을 이방성 식각하여 티타늄/티타늄질화막(3a,3b)과 하부 전극막(4)의 양측벽에 스페이서 산화막(5)을 형성한다. 전체 구조 상부에 BST(6)를 약 600℃의 온도에서 증착하고, 마지막으로 전체 구조 상부에 상부 전극막(7)을 증착한 후, 전체를 질소 또는 산소 분위기로 600℃ 이상의 온도에서 열처리한다.
그러나, 티타늄/티타늄질화막이 산화되는 것을 방지하기 위한 스페이서 산화막 형성 공정에서, 먼저 산화막을 전체 구조 상부에 증착하는 공정은 저온에서 이루어져야 하고, 또한 매우 폭이 좁은 스토리지 노드 사이에서 증착이 이루어져야 하므로, 공정이 매우 까다롭다는 문제점이 있다.
그리고, 스페이서 산화막 형성을 위해, 산화막을 이방성 식각해야 하는데, 이러한 공정에서 스페이서 산화막의 두께와 형태를 조절하기도 매우 어렵고, 이에 따라 BST의 특성 변화가 매우 심하게 일어나는 문제점이 있다.
따라서, 본 발명은 종래의 캐패시터 제조 방법이 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 스페이서 산화막을 별도의 공정으로 형성하지 않고, 간단한 열처리 공정으로 형성할 수 있도록 하여, 복잡하고 까다로운 스페이서 산화막 형성 공정을 생략할 수 있는 캐패시터 제조 방법을 제공하는데 목적이 있다.
도 1은 종래의 캐패시터 제조 방법을 설명하기 위한 도면
도 2 내지 도 5는 본 발명에 따른 캐패시터 제조 방법을 나타낸 도면
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 실리콘 기판 11 ; 산화막
12 ; 콘택홀 13 ; 폴리실리콘
14 ; 티타늄막 15 ; 티타늄질화막
16 ; 하부 전극막 17 ; 하드 마스크
18 ; 스페이서 산화막 19 ; BST
20 ; 상부 전극막
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 캐패시터 제조 방법은 다음과 같다.
실리콘 기판상에 산화막을 형성하고, 산화막에 콘택홀을 형성한다. 전체 구조 상부에 폴리실리콘을 증착하여, 이 폴리실리콘으로 콘택홀을 매립한다. 산화막상에 증착된 폴리실리콘을 제거하여 평탄화시킨 후, 남아 있는 폴리실리콘상에 확산 방지막을 증착한 다음, 이 확산 방지막을 열처리한다. 확산 방지막상에 하부 전극막과 하드 마스크를 증착한 후, 콘택홀 상부에만 남도록 하드 마스크와 하부 전극막 및 확산 방지막을 식각한다.
결과물 전체를 산소 분위기에서 열처리하는데, 산소 원자는 하드 마스크에 의해 차단되어 하부 전극막을 통해 확산 방지막으로는 이동되지 못하고 확산 방지막의 측벽만이 산화되므로써, 확산 방지막의 측벽에 자연적으로 스페이서 산화막이 형성된다. 하드 마스크를 제거하고, 전체 구조 상부에 유전체인 BST를 증착한 후, 다시 전체 구조 상부에 상부 전극막을 증착한다.
상기된 본 발명의 구성에 의하면, 하드 마스크를 이용해서 전체를 산소 분위기에서 열처리하게 되므로써, 확산 방지막에는 산소 원자가 침투하지 못하고 측벽만 산소 원자와 반응하게 되므로써, 확산 방지막의 측벽에 자연적으로 스페이서 산화막이 형성된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
도 2 내지 도 5는 본 발명에 따른 캐패시터 제조 방법을 순차적으로 나타낸 도면이다.
도 2에 도시된 바와 같이, 실리콘 기판(10)상에 절연막인 산화막(11)을 형성하고, 산화막(11)에 콘택홀(12)을 형성한다. 전체 구조 상부에 폴리실리콘(13)을 증착하여, 이 폴리실리콘(13)으로 콘택홀(12)을 매립한다. 이어서, 산화막(11) 상부에 있는 폴리실리콘(13)을 화학기계적 연마법 또는 플라즈마 에치백으로 제거하여, 폴리실리콘(13)을 평탄화시킨다.
이어서, 전체 구조 상부에 확산 방지막인 티타늄막(14)과 티타늄질화막(15)을 직류 스퍼터법을 이용해서 각각 200Å과 500Å 두께로 증착한 후, 질소 분위기에서 450℃의 온도로 30분간 열처리한다. 그런 다음, 전체 구조 상부에 하부 전극막(16)을 증착하고, 하부 전극막(16)상에 하드 마스크(17)을 약 1,000Å 정도의 두께로 증착한다. 이어서, 하드 마스크(17)와 하부 전극막(16)과 티타늄질화막(15) 및 티타늄막(14)을 포토 마스킹 방법으로 식각하여, 각 막들을 폴리실리콘(13) 상부에 있는 부분만 남도록 패터닝한다. 하드 마스크(17)의 재질로는 티타늄알루미늄질화막(TiAlN), 실리콘산화막(SiO2), 실리콘질화막(SiN), 또는 티타늄질화막(TiN) 중 하나를 선택할 수 있다.
이어서, 결과물 전체를 500 내지 600℃에서 10 내지 30분간 산소 분위기에서 열처리한다. 그런데, 열처리 공정에서, 산소 원자는 하드 마스크(17)에 의해 차단되어 티타늄막(14)과 티타늄질화막(15)으로 침투하지 못하게 된다. 따라서, 티타늄막(14)과 티타늄질화막(15) 내부는 산화되지 않는다. 그러나, 노출된 티타늄막(14)과 티타늄질화막(15)의 양측벽은 산소 원자가 반응하게 되므로써, 도 3에 도시된 바와 같이, 각 막(14,15)의 양측벽에 자연적으로 스페이서 산화막(18)이 형성된다. 즉, 본 발명에서는 스페이서 산화막(18)을 종래와 같이 산화막을 형성하고 이방성 식각하여 형성하는 것이 아니라, 하드 마스크(17)을 이용한 열처리 공정으로 간단하게 형성하게 된다. 한편, 열처리 공정 중에, 약 1,000Å 두께의 하드 마스크(17)는 700Å 정도의 두께가 제거되어, 300Å 정도만 남게 된다.
이어서, 도 4와 같이 아르곤과 같은 불활성 기체를 이용하여 건식 식각을 하여 하드 마스크(17)를 제거하고, 전체 구조 상부에 유전체인 BST(19)와 상부 전극막(20)을 순차적으로 증착하면, 도 5에 도시된 본 발명에 따른 캐패시터가 완성된다. 한편, 캐패시터의 특성 향상을 위해, 전체를 열처리하는 후속 공정을 실시할 수도 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 스페이서 산화막을 형성하기 위해서 종래와 같이 산화막을 증착하고 이 산화막을 이방성 식각하는 복잡한 공정을 거치지 않고, 하드 마스크를 이용한 간단한 열처리 공정으로 대신하게 되므로써, 매우 좁은 스토리지 노드 영역에서 스페이서 산화막을 원하는 두께 및 형상으로 형성할 수가 있게 된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (7)
- 실리콘 기판상에 절연막을 증착하고, 상기 절연막에 콘택홀을 형성하는 단계;상기 전체 구조 상부에 폴리실리콘을 증착하여, 상기 폴리실리콘으로 콘택홀을 매립한 후, 상기 폴리실리콘을 평탄화시키는 단계;전체 구조 상부에 확산 방지막과 하부 전극막 및 하드 마스크를 순차적으로 증착하는 단계;상기 콘택홀 상부에만 남도록 각 막을 식각하여 제거하는 단계;상기 결과물 전체를 산소 분위기에서 열처리하여, 산소 원자가 상기 하드 마스크를 통과하지 못하고 확산 방지막의 양측벽 부분과 반응하는 것에 의해, 상기 양측벽에 스페이서 산화막을 형성하는 단계; 및상기 하드 마스크를 제거한 후, 전체 구조 상부에 유전체막과 상부 전극막을 순차적으로 증착하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
- 제 1 항에 있어서, 상기 하드 마스크의 재질은 티타늄알루미늄질화막, 실리콘산화막, 실리콘질화막, 또는 티타늄질화막 중 하나인 것을 특징으로 하는 캐패시터 제조 방법.
- 제 1 항에 있어서, 상기 산소 분위기에서 열처리하는 공정은 500 내지 600℃의 온도에서 10분 내지 30분 동안 실시하는 것을 특징으로 하는 캐패시터 제조 방법.
- 제 1 항에 있어서, 상기 유전체막은 BST인 것을 특징으로 하는 캐패시터 제조 방법.
- 제 1 항에 있어서, 상기 확산 방지막은 티타늄/티타늄질화막인 것을 특징으로 하는 캐패시터 제조 방법.
- 제 1 항에 있어서, 상기 하드 마스크는 불활성 가스를 이용한 건식 식각으로 제거하는 것을 특징으로 하는 캐패시터 제조 방법.
- 제 6 항에 있어서, 상기 불활성 가스는 아르곤인 것을 특징으로 하는 캐패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0061831A KR100424192B1 (ko) | 1998-12-30 | 1998-12-30 | 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0061831A KR100424192B1 (ko) | 1998-12-30 | 1998-12-30 | 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000045273A KR20000045273A (ko) | 2000-07-15 |
| KR100424192B1 true KR100424192B1 (ko) | 2004-05-17 |
Family
ID=19568528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0061831A KR100424192B1 (ko) | 1998-12-30 | 1998-12-30 | 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100424192B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100798789B1 (ko) * | 2001-12-24 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100720481B1 (ko) * | 2005-11-28 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5464786A (en) * | 1994-10-24 | 1995-11-07 | Micron Technology, Inc. | Method for forming a capacitor having recessed lateral reaction barrier layer edges |
| US5554866A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| KR970018578A (ko) * | 1995-09-25 | 1997-04-30 | 문정환 | 반도체 장치의 커패시터 구조 및 그 제조방법 |
| KR19980026823A (ko) * | 1996-10-11 | 1998-07-15 | 김광호 | 반도체장치의 커패시터 및 그 제조방법 |
| KR19990085544A (ko) * | 1998-05-19 | 1999-12-06 | 김영환 | 커패시터 제조방법 |
-
1998
- 1998-12-30 KR KR10-1998-0061831A patent/KR100424192B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5554866A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| US5464786A (en) * | 1994-10-24 | 1995-11-07 | Micron Technology, Inc. | Method for forming a capacitor having recessed lateral reaction barrier layer edges |
| KR970018578A (ko) * | 1995-09-25 | 1997-04-30 | 문정환 | 반도체 장치의 커패시터 구조 및 그 제조방법 |
| KR19980026823A (ko) * | 1996-10-11 | 1998-07-15 | 김광호 | 반도체장치의 커패시터 및 그 제조방법 |
| KR19990085544A (ko) * | 1998-05-19 | 1999-12-06 | 김영환 | 커패시터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000045273A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872052A (en) | Planarization using plasma oxidized amorphous silicon | |
| KR0168346B1 (ko) | 고유전율 재료를 이용한 커패시터 및 그 제조방법 | |
| KR0132859B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| US6511888B1 (en) | Method of fabricating a semiconductor device using trench isolation method including hydrogen annealing step | |
| KR100189982B1 (ko) | 고유전체 캐패시터의 제조방법 | |
| US6162671A (en) | Method of forming capacitors having high dielectric constant material | |
| JP2001291843A (ja) | 半導体素子の製造法 | |
| US6680511B2 (en) | Integrated circuit devices providing improved short prevention | |
| KR20020060333A (ko) | 반도체 소자의 실린더형 커패시터 제조 방법 | |
| JPH1098155A (ja) | 半導体素子のキャパシタ形成方法 | |
| US6228736B1 (en) | Modified method for forming cylinder-shaped capacitors for dynamic random access memory (DRAM) | |
| KR100424192B1 (ko) | 캐패시터 제조방법 | |
| KR100721579B1 (ko) | 캐패시터의 제조 방법 | |
| KR19980086199A (ko) | 강유전체를 이용한 반도체 메모리의 커패시터 형성방법 | |
| KR100190055B1 (ko) | 반도체 장치의 백금전극 제조방법 | |
| KR19980064219A (ko) | 집적 회로의 제조 방법 | |
| US6238970B1 (en) | Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern | |
| US6689697B1 (en) | Method of forming uniformly planarized structure in a semiconductor wafer | |
| KR100359785B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20020002574A (ko) | 반도체 소자의 콘택플러그 형성방법 | |
| KR100268911B1 (ko) | 반도체소자의 커패시터 및 이의 제조방법 | |
| KR100334391B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100280503B1 (ko) | 셀 커패시터의 스토리지 노드 형성방법 | |
| KR0169597B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |