KR970030833A - 반도체 장치의 캐패시터 제조방법 - Google Patents

반도체 장치의 캐패시터 제조방법 Download PDF

Info

Publication number
KR970030833A
KR970030833A KR1019950044901A KR19950044901A KR970030833A KR 970030833 A KR970030833 A KR 970030833A KR 1019950044901 A KR1019950044901 A KR 1019950044901A KR 19950044901 A KR19950044901 A KR 19950044901A KR 970030833 A KR970030833 A KR 970030833A
Authority
KR
South Korea
Prior art keywords
forming
platinum
barrier metal
resultant
insulating film
Prior art date
Application number
KR1019950044901A
Other languages
English (en)
Other versions
KR0165487B1 (ko
Inventor
손진영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950044901A priority Critical patent/KR0165487B1/ko
Publication of KR970030833A publication Critical patent/KR970030833A/ko
Application granted granted Critical
Publication of KR0165487B1 publication Critical patent/KR0165487B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

BST, STO 및 PZT와 같은 고유전막을 사용한 신규한 캐패시터 제조방법을 개시한다. 본 발명은 폴리실리콘으로 이루어진 플러그를 형성하는 단계와, 상기 결과물 상에 장벽금속과 절연막 및 백금을 순차적으로 형성한 후에 패터닝하는 단계와, 상기 패턴의 양측면에 백금으로 이루어진 스페이서를 형성하는 단계와, 결과물 상에 고유전체 박막과 상부전극을 형성하는 단계를 구비한다. 본 발명에 의하면, 백금 스페이서를 이용하여 캐패시터 구조의 측면에서 용량을 증대시킬 수 있을뿐만아니라 장벽금속과 백금 전극 사이의 절연막 두께를 조절함으로써 캐패시터의 용량을 용이하게 증가시킬 수 있다.

Description

반도체 장치의 캐패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 내지 제5도는 본 발명에 의한 캐패시터 제조방법을 각 단계별로 순차적으로 도시한 공정단면도이다.

Claims (4)

  1. 트랜지스터들이 형성되어 있는 반도체기판 상에 절연 및 평탄화를 위한 층간절연막을 형성하는 제1단계; 상기 층간절연막에 콘택 홀을 형성한 후 폴리실리콘으로 이루어진 플러그를 형성하는 제2단계; 상기 결과물 상에 장벽금속과 절연막 및 백금을 순차적으로 형성한 후에 패터닝하는 제3단계; 상기 패턴의 양측면에 백금으로 이루어진 스페이서를 형성하는 제4단계; 및 결과물 상에 고유전체 박막과 상부전극을 형성하는 제5단계로 이루어짐을 특징으로 하는 반도체장치의 캐패시터 제조방법.
  2. 제1항에 있어서, 상기 장벽금속은 Ti／TiN, Ti／Ta 및 Ta 중의 어느 하나로 이루어지는 것을 특징으로 하는 캐패시터 제조방법.
  3. 제1항에 있어서, 상기 고유전체 박막으로 PZT(PbZrTiO3), BST(BaSrTiO3) 및 PLZT(PbLaZrTiO3) 중의 어느 하나를 사용하는 것을 특징으로 하는 캐패시터 제조방법.
  4. 제1항에 있어서, 상기 전하보존 상부전극으로 Ti／TiN, Ti／Ta, Ta 및 Pt중의 어느 하나를 사용하는 것을 특징으로 하는 캐패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950044901A 1995-11-29 1995-11-29 반도체 장치의 캐패시터 제조방법 KR0165487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950044901A KR0165487B1 (ko) 1995-11-29 1995-11-29 반도체 장치의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044901A KR0165487B1 (ko) 1995-11-29 1995-11-29 반도체 장치의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR970030833A true KR970030833A (ko) 1997-06-26
KR0165487B1 KR0165487B1 (ko) 1998-12-15

Family

ID=19436540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044901A KR0165487B1 (ko) 1995-11-29 1995-11-29 반도체 장치의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR0165487B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100334391B1 (ko) * 1998-12-30 2002-10-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100533970B1 (ko) * 1997-11-20 2006-05-03 주식회사 하이닉스반도체 고집적 기억 소자 및 그 제조방법
KR100641923B1 (ko) * 2000-06-29 2006-11-02 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100555445B1 (ko) * 1997-08-13 2007-08-16 삼성전자주식회사 고유전체막을갖는반도체장치의커패시터전극및커패시터형성방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555445B1 (ko) * 1997-08-13 2007-08-16 삼성전자주식회사 고유전체막을갖는반도체장치의커패시터전극및커패시터형성방법
KR100533970B1 (ko) * 1997-11-20 2006-05-03 주식회사 하이닉스반도체 고집적 기억 소자 및 그 제조방법
KR100334391B1 (ko) * 1998-12-30 2002-10-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100641923B1 (ko) * 2000-06-29 2006-11-02 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법

Also Published As

Publication number Publication date
KR0165487B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR960043218A (ko) 반도체 장치의 커패시터 및 그 제조방법
KR970053990A (ko) 강유전체 캐패시터의 제조방법
KR970008552A (ko) 반도체 장치의 캐패시터 제조방법
KR930009079A (ko) 반도체 기억장치 및 그 제조방법
KR940012615A (ko) 반도체메모리장치 및 그 제조방법
KR970030833A (ko) 반도체 장치의 캐패시터 제조방법
KR100420120B1 (ko) 강유전막 커패시터를 갖는 메모리 장치 형성 방법
JP2826717B2 (ja) 半導体素子のキャパシターの製造方法
US6465300B2 (en) Method for forming a lower electrode for use in a semiconductor device
KR970054183A (ko) 에프 램(fram) 셀의 제조방법
KR980006228A (ko) 커패시터 형성 방법
JPH05190797A (ja) 半導体記憶装置
KR970024207A (ko) 디램 반도체소자의 제조방법(method for fabricating DRAM semiconductor device)
KR970013305A (ko) 반도체 메모리장치의 커패시터 및 그 제조 방법
KR970024212A (ko) 반도체 소자의 캐패시터 제조 방법
KR19990055209A (ko) 반도체 장치의 확산 방지막 형성방법
KR100407379B1 (ko) 강유전체 메모리 소자 제조방법
KR100219510B1 (ko) 에프 램(fram) 셀의 제조방법
KR920008841A (ko) 반도체 장치의 평탄화 방법 및 반도체 장치
KR960002827A (ko) 반도체 소자의 캐패시터 제조방법
KR970024215A (ko) 진공어닐에 의한 오산화탄탈륨 커패시터 형성방법
KR970030821A (ko) 반도체 장치의 캐패시터 제조방법
KR970054031A (ko) 반도체 소자의 캐패시터 제조 방법
KR970030824A (ko) 반도체 장치의 캐패시터 제조방법
KR970054029A (ko) 캐패시터의 전하저장 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050802

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee