JPH05190797A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH05190797A JPH05190797A JP4001443A JP144392A JPH05190797A JP H05190797 A JPH05190797 A JP H05190797A JP 4001443 A JP4001443 A JP 4001443A JP 144392 A JP144392 A JP 144392A JP H05190797 A JPH05190797 A JP H05190797A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ＰＺＴ３０５の周りを拡散防止膜である窒化
珪素膜３０４で囲み、ＰＺＴの製造工程中および、半導
体記憶装置動作時でのＰＺＴ３０５の特性劣化を防ぎ、
ＰＺＴ３０５を挟む上下の窒化珪素膜３０４の膜厚を３
０Ａ以下とし、キャパシタの容量３０ｆＦ以上を確保す
ることを目的とする。 【構成】 ＭＯＳトランジスタが集積化されたシリコン
基板上に窒化珪素膜３０４で周りを囲まれたＰＺＴ３０
５が集積化されている。
珪素膜３０４で囲み、ＰＺＴの製造工程中および、半導
体記憶装置動作時でのＰＺＴ３０５の特性劣化を防ぎ、
ＰＺＴ３０５を挟む上下の窒化珪素膜３０４の膜厚を３
０Ａ以下とし、キャパシタの容量３０ｆＦ以上を確保す
ることを目的とする。 【構成】 ＭＯＳトランジスタが集積化されたシリコン
基板上に窒化珪素膜３０４で周りを囲まれたＰＺＴ３０
５が集積化されている。
Description
【０００１】
【産業上の利用分野】本発明は、主に強誘電体記憶装置
に使用される強誘電体薄膜キャパシタの構造に関する。
に使用される強誘電体薄膜キャパシタの構造に関する。
【０００２】また、主に高集積度の半導体記憶装置に使
用されるキャパシタの構造に関する。
用されるキャパシタの構造に関する。
【０００３】
【従来の技術】従来、例えばインターナショナル・エレ
クトロン・デバイセズ・ミーティング（ＩＥＤＭ）テク
ニカルダイジェスト１９９０年、４１７項〜４２０項に
記載されていた様に、強誘電体メモリ装置等に使用され
る強誘電体キャパシタは、その上下に直接白金電極が形
成されていた。
クトロン・デバイセズ・ミーティング（ＩＥＤＭ）テク
ニカルダイジェスト１９９０年、４１７項〜４２０項に
記載されていた様に、強誘電体メモリ装置等に使用され
る強誘電体キャパシタは、その上下に直接白金電極が形
成されていた。
【０００４】図２の断面構造図を基に従来例を説明す
る。
る。
【０００５】すなわち、ソース２０１、ドレイン２０
２、ゲート２０３からなる電界効果型トランジスタが形
成されたシリコン基板２０４上に第１絶縁膜である二酸
化珪素膜（ＳｉＯ２）２０５を介して、下部白金電極２
０６、チタン酸ジルコン酸鉛（ＰＺＴ）２０７、上部白
金電極２０８が形成されており、上部白金電極から更に
その上部に第二絶縁膜として二酸化珪素膜（ＳｉＯ２）
２０９が形成されており、アルミ配線２１０がそれぞれ
第２、第１絶縁膜である二酸化珪素膜２０８、２０５に
開けられたコンタクトホールを介して、上部白金電極２
０６とドレイン２０２を接続している。
２、ゲート２０３からなる電界効果型トランジスタが形
成されたシリコン基板２０４上に第１絶縁膜である二酸
化珪素膜（ＳｉＯ２）２０５を介して、下部白金電極２
０６、チタン酸ジルコン酸鉛（ＰＺＴ）２０７、上部白
金電極２０８が形成されており、上部白金電極から更に
その上部に第二絶縁膜として二酸化珪素膜（ＳｉＯ２）
２０９が形成されており、アルミ配線２１０がそれぞれ
第２、第１絶縁膜である二酸化珪素膜２０８、２０５に
開けられたコンタクトホールを介して、上部白金電極２
０６とドレイン２０２を接続している。
【０００６】すなわち、ＰＺＴ２０７は、その上下で白
金電極２０６、２０８と直接接していた。
金電極２０６、２０８と直接接していた。
【０００７】更に、ＰＺＴ２０７の端部では、二酸化珪
素膜２０９と直接接していた。
素膜２０９と直接接していた。
【０００８】
【発明が解決しようとする課題】しかし、従来の強誘電
体キャパシタの構造では、製造中に熱処理が必要不可欠
であるため、ＰＺＴの構成元素であるＰｂが熱拡散によ
り、上下の白金電極２０６、２０８あるいは、二酸化珪
素膜２０９の方に拡散していき、ＰＺＴ膜中の組成比が
化学量論的組成比からずれ、残留分極電荷量の低下、抗
電界の増大といった強誘電体特性が劣化してしまうとい
う問題点を有していた。
体キャパシタの構造では、製造中に熱処理が必要不可欠
であるため、ＰＺＴの構成元素であるＰｂが熱拡散によ
り、上下の白金電極２０６、２０８あるいは、二酸化珪
素膜２０９の方に拡散していき、ＰＺＴ膜中の組成比が
化学量論的組成比からずれ、残留分極電荷量の低下、抗
電界の増大といった強誘電体特性が劣化してしまうとい
う問題点を有していた。
【０００９】更に、強誘電体記憶装置は、分極の向きに
より記録しているため、記録内容を書き変えるたびに分
極を反転させているが、書換え回数が増えるとＰＺＴ中
の酸素原子が拡散によりＰＺＴからぬけていくと言う問
題点も有していた。
より記録しているため、記録内容を書き変えるたびに分
極を反転させているが、書換え回数が増えるとＰＺＴ中
の酸素原子が拡散によりＰＺＴからぬけていくと言う問
題点も有していた。
【００１０】また、高誘電率膜をキャパシタとして用い
るＤＲＡＭの場合も同様に、製造中に熱処理が必要不可
欠であるため、高誘電率膜、例えばチタン酸ストロンチ
ウム（ＳｒＴｉＯ３）の構成元素であるＳｒが熱拡散に
より、上下の白金電極２０６、２０８あるいは、二酸化
珪素膜２０９の方に拡散していき、ＳｒＴｉＯ３膜中の
組成比が化学量論的組成比からずれ、誘電率が低下して
しまうという問題点を有していた。
るＤＲＡＭの場合も同様に、製造中に熱処理が必要不可
欠であるため、高誘電率膜、例えばチタン酸ストロンチ
ウム（ＳｒＴｉＯ３）の構成元素であるＳｒが熱拡散に
より、上下の白金電極２０６、２０８あるいは、二酸化
珪素膜２０９の方に拡散していき、ＳｒＴｉＯ３膜中の
組成比が化学量論的組成比からずれ、誘電率が低下して
しまうという問題点を有していた。
【００１１】そこで、本発明は従来のこの様な課題を解
決しようとするもので、その目的とするところは、強誘
電体薄膜の周りに拡散防止層として、窒化珪素膜（Ｓｉ
Ｎｘ）を形成することにより、強誘電体薄膜からの構成
元素の熱拡散を防ぎ、強誘電体特性の良好な化学量論的
組成の強誘電体薄膜を得ることである。
決しようとするもので、その目的とするところは、強誘
電体薄膜の周りに拡散防止層として、窒化珪素膜（Ｓｉ
Ｎｘ）を形成することにより、強誘電体薄膜からの構成
元素の熱拡散を防ぎ、強誘電体特性の良好な化学量論的
組成の強誘電体薄膜を得ることである。
【００１２】さらに、その窒化珪素膜の膜厚が厚いと、
強誘電体膜の周りを窒化珪素膜で囲んだキャパシタ全体
の容量が小さくなってしまい、強誘電体記憶装置をＤＲ
ＡＭモードで動作させた時、記憶が保持できなくなって
しまうため、窒化珪素膜の膜厚は、３０Ａ以下に制限さ
れる。
強誘電体膜の周りを窒化珪素膜で囲んだキャパシタ全体
の容量が小さくなってしまい、強誘電体記憶装置をＤＲ
ＡＭモードで動作させた時、記憶が保持できなくなって
しまうため、窒化珪素膜の膜厚は、３０Ａ以下に制限さ
れる。
【００１３】高誘電率薄膜の場合も同様で、その目的と
するところは、高誘電率薄膜の周りに拡散防止層とし
て、窒化珪素膜（ＳｉＮｘ）を形成することにより、高
誘電率薄膜からの構成元素の熱拡散を防ぎ、誘電率の高
い化学量論的組成の高誘電率膜を得ることである。
するところは、高誘電率薄膜の周りに拡散防止層とし
て、窒化珪素膜（ＳｉＮｘ）を形成することにより、高
誘電率薄膜からの構成元素の熱拡散を防ぎ、誘電率の高
い化学量論的組成の高誘電率膜を得ることである。
【００１４】さらに、その窒化珪素膜の膜厚が厚いと、
高誘電率膜の周りを窒化珪素膜で囲んだキャパシタ全体
の容量が小さくなってしまい、記憶が保持できなくなっ
てしまうため、窒化珪素膜の膜厚は、３０Ａ以下に制限
される。
高誘電率膜の周りを窒化珪素膜で囲んだキャパシタ全体
の容量が小さくなってしまい、記憶が保持できなくなっ
てしまうため、窒化珪素膜の膜厚は、３０Ａ以下に制限
される。
【００１５】
【課題を解決するための手段】本発明の半導体記憶装置
は、 （１）強誘電体膜が能動素子の形成された同一半導体基
板上に集積された半導体記憶装置に於て、前記強誘電体
膜のまわりに窒化珪素膜が具備されており、前記強誘電
体膜の上下に配置された前記窒化珪素膜の膜厚が３０Ａ
以下であることを特徴とする。
は、 （１）強誘電体膜が能動素子の形成された同一半導体基
板上に集積された半導体記憶装置に於て、前記強誘電体
膜のまわりに窒化珪素膜が具備されており、前記強誘電
体膜の上下に配置された前記窒化珪素膜の膜厚が３０Ａ
以下であることを特徴とする。
【００１６】（２）強誘電体膜が能動素子の形成された
同一半導体基板上に集積された半導体記憶装置に於て、
前記半導体基板上に絶縁体層、下部電極、膜厚３０Ａ以
下の第１の窒化珪素膜、前記強誘電体膜、膜厚３０Ａ以
下の第２の窒化珪素膜、上部電極が上記順序で具備され
ており、前記第２の窒化珪素膜が前記上部電極より大き
く、且つ前記第１の窒化珪素膜が前記強誘電体膜より大
きいことを特徴とする。
同一半導体基板上に集積された半導体記憶装置に於て、
前記半導体基板上に絶縁体層、下部電極、膜厚３０Ａ以
下の第１の窒化珪素膜、前記強誘電体膜、膜厚３０Ａ以
下の第２の窒化珪素膜、上部電極が上記順序で具備され
ており、前記第２の窒化珪素膜が前記上部電極より大き
く、且つ前記第１の窒化珪素膜が前記強誘電体膜より大
きいことを特徴とする。
【００１７】（３）高誘電率膜が能動素子の形成された
同一半導体基板上に集積された半導体記憶装置に於て、
前記高誘電率膜のまわりに窒化珪素膜が具備されてお
り、前記高誘電率膜の上下に配置された前記窒化珪素膜
の膜厚が３０Ａ以下であることを特徴とする。
同一半導体基板上に集積された半導体記憶装置に於て、
前記高誘電率膜のまわりに窒化珪素膜が具備されてお
り、前記高誘電率膜の上下に配置された前記窒化珪素膜
の膜厚が３０Ａ以下であることを特徴とする。
【００１８】（４）高誘電率膜が能動素子の形成された
同一半導体基板上に集積された半導体記憶装置に於て、
前記半導体基板上に絶縁体層、下部電極、膜厚３０Ａ以
下の第１の窒化珪素膜、前記高誘電率膜、膜厚３０Ａ以
下の第２の窒化珪素膜、上部電極が上記順序で具備され
ており、前記第２の窒化珪素膜が前記上部電極より大き
く、且つ前記第１の窒化珪素膜が前記高誘電率膜より大
きいことを特徴とする。
同一半導体基板上に集積された半導体記憶装置に於て、
前記半導体基板上に絶縁体層、下部電極、膜厚３０Ａ以
下の第１の窒化珪素膜、前記高誘電率膜、膜厚３０Ａ以
下の第２の窒化珪素膜、上部電極が上記順序で具備され
ており、前記第２の窒化珪素膜が前記上部電極より大き
く、且つ前記第１の窒化珪素膜が前記高誘電率膜より大
きいことを特徴とする。
【００１９】
【作用】半導体記憶装置に用いられる強誘電体膜には、
例えばＰＺＴが上げられるが製造工程中の熱処理などで
ＰＺＴ中のＰｂは、拡散していき、ＰＺＴの化学量論的
組成はずれてゆく。
例えばＰＺＴが上げられるが製造工程中の熱処理などで
ＰＺＴ中のＰｂは、拡散していき、ＰＺＴの化学量論的
組成はずれてゆく。
【００２０】窒化珪素膜はそれら強誘電体膜の構成元素
の熱拡散を防ぐことができ、結局、製造終了後に於いて
も強誘電体膜の化学量論的組成は確保され、良好な強誘
電体特性を得ることができる。
の熱拡散を防ぐことができ、結局、製造終了後に於いて
も強誘電体膜の化学量論的組成は確保され、良好な強誘
電体特性を得ることができる。
【００２１】一方、半導体記憶装置に用いられる強誘電
体膜は、一般的に比誘電率が約１１００と大きい。
体膜は、一般的に比誘電率が約１１００と大きい。
【００２２】従来からＤＲＡＭに使用されている誘電体
キャパシタの比誘電率は、二酸化珪素の場合４、窒化珪
素の場合６である。
キャパシタの比誘電率は、二酸化珪素の場合４、窒化珪
素の場合６である。
【００２３】そこで、比誘電率が１１００と大きい誘電
体の周りを比誘電率の小さい誘電体で囲む場合、コンデ
ンサの直列接続となるため、全容量が低下し、半導体記
憶装置として作用しなくなってしまう。
体の周りを比誘電率の小さい誘電体で囲む場合、コンデ
ンサの直列接続となるため、全容量が低下し、半導体記
憶装置として作用しなくなってしまう。
【００２４】特に、キャパシタ面積を小さくしなければ
ならない大容量高集積半導体記憶装置の場合は顕著であ
る。
ならない大容量高集積半導体記憶装置の場合は顕著であ
る。
【００２５】そこで本発明では、強誘電体あるいは高誘
電体の周りを囲む窒化珪素膜の膜厚を３０Ａ以下とする
ことにより、全容量の大なる低下を防ぎ、半導体記憶装
置として作用可能とした。
電体の周りを囲む窒化珪素膜の膜厚を３０Ａ以下とする
ことにより、全容量の大なる低下を防ぎ、半導体記憶装
置として作用可能とした。
【００２６】図１（ａ）に本発明のキャパシタの断面構
造を示し、図１（ｂ）にその等価回路を示す。
造を示し、図１（ｂ）にその等価回路を示す。
【００２７】１０１はＰＺＴ、１０２は窒化珪素膜であ
る。
る。
【００２８】ＤＲＡＭに用いられるキャパシタの容量
は、３０ｆＦ必要とする。
は、３０ｆＦ必要とする。
【００２９】今、ＰＺＴの誘電率を１１００とし、キャ
パシタ面積を４μｍ2とすると、簡単な計算により、窒
化珪素膜の膜厚は、３０Ａとなるため、窒化珪素膜の膜
厚が３０Ａ以上の場合は、全容量が３０ｆＦとなってし
まい、ＤＲＡＭとして使う場合、作用しなくなる。
パシタ面積を４μｍ2とすると、簡単な計算により、窒
化珪素膜の膜厚は、３０Ａとなるため、窒化珪素膜の膜
厚が３０Ａ以上の場合は、全容量が３０ｆＦとなってし
まい、ＤＲＡＭとして使う場合、作用しなくなる。
【００３０】
【実施例】本発明の第１実施例を図３の断面構造図に基
づいて説明する。
づいて説明する。
【００３１】図において、３０１は拡散層、３０２はゲ
ートでありＭＯＳトランジスタが形成されている。
ートでありＭＯＳトランジスタが形成されている。
【００３２】同一半導体基板上に、二酸化珪素膜３０３
を介して強誘電体キャパシタが積層されている。
を介して強誘電体キャパシタが積層されている。
【００３３】強誘電体キャパシタは、窒化珪素膜３０４
でその周りを囲まれたＰＺＴ３０５で、構成されてお
り、その上下に白金電極３０６、３０７が形成されてい
る。
でその周りを囲まれたＰＺＴ３０５で、構成されてお
り、その上下に白金電極３０６、３０７が形成されてい
る。
【００３４】窒化珪素膜３０４の膜厚はＰＺＴ３０５の
上下で３０Ａ、ＰＺＴ３０５の側壁部で５０Ａとなって
いる。
上下で３０Ａ、ＰＺＴ３０５の側壁部で５０Ａとなって
いる。
【００３５】窒化珪素膜３０４は、ＰＺＴ３０５の構成
元素の熱拡散を防止している。
元素の熱拡散を防止している。
【００３６】本発明の第２実施例を図４の断面構造図に
基づいて説明する。
基づいて説明する。
【００３７】第１実施例と異なるところは、ＰＺＴ３０
５の側面に窒化珪素膜が形成されていないことである。
５の側面に窒化珪素膜が形成されていないことである。
【００３８】すなわち窒化珪素膜は、第１の窒化珪素膜
４０１と第２の窒化珪素膜４０２に分離されており、第
２の窒化珪素膜４０２は上部白金電極３０６より大き
く、第１の窒化珪素膜４０１はＰＺＴ３０５より大きく
形成されている。
４０１と第２の窒化珪素膜４０２に分離されており、第
２の窒化珪素膜４０２は上部白金電極３０６より大き
く、第１の窒化珪素膜４０１はＰＺＴ３０５より大きく
形成されている。
【００３９】第１及び第２の窒化珪素膜４０１、４０２
の膜厚はともに、２５Ａとした。
の膜厚はともに、２５Ａとした。
【００４０】本実施例の場合、ＰＺＴ３０５の側壁部
は、二酸化珪素膜４０３と接しており、拡散バリアの窒
化珪素膜が無いが、有効なキャパシタは、上部白金電極
３０６のほとんど直下のみであるため、ＰＺＴ３０５の
端部での化学量論的組成のずれは、キャパシタ特性に悪
影響を及ぼさないので特に問題はない。
は、二酸化珪素膜４０３と接しており、拡散バリアの窒
化珪素膜が無いが、有効なキャパシタは、上部白金電極
３０６のほとんど直下のみであるため、ＰＺＴ３０５の
端部での化学量論的組成のずれは、キャパシタ特性に悪
影響を及ぼさないので特に問題はない。
【００４１】本実施例では、第２の窒化珪素膜４０２を
ＰＺＴ３０５と同じ大きさとしたが、上部白金電極３０
６より大きければ、ＰＺＴ３０５より小さくてもよい。
ＰＺＴ３０５と同じ大きさとしたが、上部白金電極３０
６より大きければ、ＰＺＴ３０５より小さくてもよい。
【００４２】また、第１の窒化珪素膜４０１を下部白金
電極３０７より小さくしたが、ＰＺＴ３０５より大きけ
れば下部白金電極３０７より大きくても良い。
電極３０７より小さくしたが、ＰＺＴ３０５より大きけ
れば下部白金電極３０７より大きくても良い。
【００４３】更に、第１及び第２の窒化珪素膜４０１、
４０２の膜厚をともに２５Ａとしたが、同膜厚でなくて
ももちろん良い。
４０２の膜厚をともに２５Ａとしたが、同膜厚でなくて
ももちろん良い。
【００４４】第１及び第２実施例では、強誘電体膜であ
るＰＺＴを用いて説明したが、高誘電率膜であるＳｒＴ
ｉＯ３を用いてもよい。
るＰＺＴを用いて説明したが、高誘電率膜であるＳｒＴ
ｉＯ３を用いてもよい。
【００４５】その場合、ＳｒＴｉＯ３の比誘電率は約３
００であるので、容量をかせぐため膜厚を８００Ａとし
た。
００であるので、容量をかせぐため膜厚を８００Ａとし
た。
【００４６】
【発明の効果】本発明の半導体記憶装置は、以上説明し
たように強誘電体膜あるいは高誘電率膜の周りを拡散防
止膜である窒化珪素膜で囲むことにより強誘電体膜ある
いは高誘電率膜の化学量論的組成を確保し、製造工程中
および動作時での強誘電体特性あるいは高誘電率特性の
劣化を防ぐ効果を有し、更に上記窒化珪素膜の膜厚を３
０Ａ以下とすることで、ＤＲＡＭとして作用させた場合
の容量を３０ｆＦ以上に確保し、大容量高集積半導体記
憶装置を平らなキャパシタを用いて作り込むことがで
き、従来の溝堀キャパシタや積層キャパシタに比べて、
製造が非常に簡略化され、歩留りの向上、低ビット単価
を得ることができると言った効果を有する。
たように強誘電体膜あるいは高誘電率膜の周りを拡散防
止膜である窒化珪素膜で囲むことにより強誘電体膜ある
いは高誘電率膜の化学量論的組成を確保し、製造工程中
および動作時での強誘電体特性あるいは高誘電率特性の
劣化を防ぐ効果を有し、更に上記窒化珪素膜の膜厚を３
０Ａ以下とすることで、ＤＲＡＭとして作用させた場合
の容量を３０ｆＦ以上に確保し、大容量高集積半導体記
憶装置を平らなキャパシタを用いて作り込むことがで
き、従来の溝堀キャパシタや積層キャパシタに比べて、
製造が非常に簡略化され、歩留りの向上、低ビット単価
を得ることができると言った効果を有する。
【図１】（ａ）本発明の半導体記憶装置に使用されるキ
ャパシタの断面構造図である。 （ｂ）その等価回路図である。
ャパシタの断面構造図である。 （ｂ）その等価回路図である。
【図２】従来の半導体記憶装置の断面構造図である。
【図３】本発明の第１実施例の半導体記憶装置の断面構
造図である。
造図である。
【図４】本発明の第２実施例の半導体記憶装置の断面構
造図である。
造図である。
１０１ ＰＺＴ １０２ 二酸化珪素膜 ２０１ ソース ２０２ ドレイン ２０３ ゲート ２０４ シリコン基板 ２０５ 二酸化珪素膜 ２０６ 下部白金電極 ２０７ ＰＺＴ ２０８ 上部白金電極 ２０９ 二酸化珪素膜 ２１０ アルミ配線 ３０１ 拡散層 ３０２ ゲート ３０３ 二酸化珪素膜 ３０４ 窒化珪素膜 ３０５ ＰＺＴ ３０６ 上部白金電極 ３０７ 下部白金電極 ４０１ 第１の窒化珪素膜 ４０２ 第２の窒化珪素膜 ４０３ 二酸化珪素膜
Claims (4)
- 【請求項１】 強誘電体膜が能動素子の形成された同一
半導体基板上に集積された半導体記憶装置に於て、前記
強誘電体膜のまわりに窒化珪素膜が具備されており、前
記強誘電体膜の上下に配置された前記窒化珪素膜の膜厚
が３０Ａ以下であることを特徴とする半導体記憶装置。 - 【請求項２】 強誘電体膜が能動素子の形成された同一
半導体基板上に集積された半導体記憶装置に於て、前記
半導体基板上に絶縁体層、下部電極、膜厚３０Ａ以下の
第１の窒化珪素膜、前記強誘電体膜、膜厚３０Ａ以下の
第２の窒化珪素膜、上部電極が上記順序で具備されてお
り、前記第２の窒化珪素膜が前記上部電極より大きく、
且つ前記第１の窒化珪素膜が前記強誘電体膜より大きい
ことを特徴とする半導体記憶装置。 - 【請求項３】 高誘電率膜が能動素子の形成された同一
半導体基板上に集積された半導体記憶装置に於て、前記
高誘電率膜のまわりに窒化珪素膜が具備されており、前
記高誘電率膜の上下に配置された前記窒化珪素膜の膜厚
が３０Ａ以下であることを特徴とする半導体記憶装置。 - 【請求項４】 高誘電率膜が能動素子の形成された同一
半導体基板上に集積された半導体記憶装置に於て、前記
半導体基板上に絶縁体層、下部電極、膜厚３０Ａ以下の
第１の窒化珪素膜、前記高誘電率膜、膜厚３０Ａ以下の
第２の窒化珪素膜、上部電極が上記順序で具備されてお
り、前記第２の窒化珪素膜が前記上部電極より大きく、
且つ前記第１の窒化珪素膜が前記高誘電率膜より大きい
ことを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001443A JPH05190797A (ja) | 1992-01-08 | 1992-01-08 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001443A JPH05190797A (ja) | 1992-01-08 | 1992-01-08 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190797A true JPH05190797A (ja) | 1993-07-30 |
Family
ID=11501586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4001443A Pending JPH05190797A (ja) | 1992-01-08 | 1992-01-08 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190797A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0637845A1 (en) * | 1993-08-02 | 1995-02-08 | Motorola, Inc. | Capacitor having a metal-oxide dielectric |
| JPH0917970A (ja) * | 1995-06-30 | 1997-01-17 | Nec Corp | 強誘電体容量構造 |
| KR100279052B1 (ko) * | 1997-11-04 | 2001-02-01 | 박호군 | 강유전체게이트를가지는전계효과트랜지스터를이용한불휘발성기억소자및그제조방법 |
| KR100379546B1 (ko) * | 2000-12-21 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그의 제조 방법 |
| KR100436058B1 (ko) * | 1997-12-27 | 2004-12-17 | 주식회사 하이닉스반도체 | 강유전체 캐패시터 형성 방법 |
-
1992
- 1992-01-08 JP JP4001443A patent/JPH05190797A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0637845A1 (en) * | 1993-08-02 | 1995-02-08 | Motorola, Inc. | Capacitor having a metal-oxide dielectric |
| US5439840A (en) * | 1993-08-02 | 1995-08-08 | Motorola, Inc. | Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric |
| US5583068A (en) * | 1993-08-02 | 1996-12-10 | Motorola, Inc. | Process for forming a capacitor having a metal-oxide dielectric |
| US5696394A (en) * | 1993-08-02 | 1997-12-09 | Motorola, Inc. | Capacitor having a metal-oxide dielectric |
| JPH0917970A (ja) * | 1995-06-30 | 1997-01-17 | Nec Corp | 強誘電体容量構造 |
| KR100279052B1 (ko) * | 1997-11-04 | 2001-02-01 | 박호군 | 강유전체게이트를가지는전계효과트랜지스터를이용한불휘발성기억소자및그제조방법 |
| KR100436058B1 (ko) * | 1997-12-27 | 2004-12-17 | 주식회사 하이닉스반도체 | 강유전체 캐패시터 형성 방법 |
| KR100379546B1 (ko) * | 2000-12-21 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5699291A (en) | Semiconductor memory device and manufacturing method thereof | |
| JP3207110B2 (ja) | コンデンサとその形成方法 | |
| US5604145A (en) | Method of manufacturing DRAM capable of randomly inputting/outputting memory information at random | |
| KR100406536B1 (ko) | 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법 | |
| KR19990030200A (ko) | 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자 | |
| JP2001044376A (ja) | 半導体装置およびその製造方法 | |
| JPH07142607A (ja) | 半導体記憶装置およびその製造方法 | |
| US5396094A (en) | Semiconductor memory device with a capacitor having a protection layer | |
| US5742472A (en) | Stacked capacitors for integrated circuit devices and related methods | |
| US6483141B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| KR100491580B1 (ko) | 배리어 없는 반도체 메모리 장치의 제조 방법 | |
| US6107105A (en) | Amorphous tin films for an integrated capacitor dielectric/bottom plate using high dielectric constant material | |
| JPH05190797A (ja) | 半導体記憶装置 | |
| US6297526B1 (en) | Process for producing barrier-free semiconductor memory configurations | |
| KR100410716B1 (ko) | 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법 | |
| JPH01100960A (ja) | 半導体集積回路装置 | |
| JPH0575057A (ja) | 半導体記憶装置 | |
| US6465300B2 (en) | Method for forming a lower electrode for use in a semiconductor device | |
| JP2001127267A (ja) | 相互作用の防止方法および多層電気装置 | |
| JPH10294441A (ja) | 半導体記憶装置 | |
| US6770924B1 (en) | Amorphous TiN films for an integrated capacitor dielectric/bottom plate using high dielectric constant materials | |
| JP3194287B2 (ja) | 半導体記憶装置 | |
| KR100197564B1 (ko) | 강유전체 커패시터 반도체 메모리 장치 및 그 제조방법 | |
| KR20000036201A (ko) | 배리어 없는 반도체 메모리 장치의 제조 방법 | |
| JPH0637257A (ja) | 半導体装置の製造方法 |