KR100279052B1 - 강유전체게이트를가지는전계효과트랜지스터를이용한불휘발성기억소자및그제조방법 - Google Patents

강유전체게이트를가지는전계효과트랜지스터를이용한불휘발성기억소자및그제조방법 Download PDF

Info

Publication number
KR100279052B1
KR100279052B1 KR1019970057883A KR19970057883A KR100279052B1 KR 100279052 B1 KR100279052 B1 KR 100279052B1 KR 1019970057883 A KR1019970057883 A KR 1019970057883A KR 19970057883 A KR19970057883 A KR 19970057883A KR 100279052 B1 KR100279052 B1 KR 100279052B1
Authority
KR
South Korea
Prior art keywords
srbi
fgfet
field effect
effect transistor
gate
Prior art date
Application number
KR1019970057883A
Other languages
English (en)
Other versions
KR19990038229A (ko
Inventor
김용태
이호녕
김춘근
Original Assignee
박호군
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박호군, 한국과학기술연구원 filed Critical 박호군
Priority to KR1019970057883A priority Critical patent/KR100279052B1/ko
Publication of KR19990038229A publication Critical patent/KR19990038229A/ko
Application granted granted Critical
Publication of KR100279052B1 publication Critical patent/KR100279052B1/ko

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

반도체표면에 CeO2/SrBi2Ta2O9이중막을 형성시키고 이중막의 강유전체인 SrBi2Ta2O9막상에 백금전극을 부착하며, 상기 CeO2/SrBi2Ta2O9/Pt의 삼중층 주위에 산화방지막을 도포하여 형성되는 게이트를, 전계효과트랜지스터의 게이트로 이용하므로서 커패시터가 필요없는 강유전체게이트를 가지는 전계효과트랜지스터(FET)기억소자를 제공한다.

Description

강유전체 게이트를 가지는 전계효과트랜지스터를 이용한 불휘발성 기억소자 및 그 제조방법{NON-VOLATILE MEMORY DEVICES USING THE FERROELECTRIC GATE FET AND FABRICATION METHOD THEREOF}
본 발명은 FET(전계효과 트랜지스터)를 이용한 기억소자 및 그의 제조방법에 관한 것으로, 특히 신호전하 저장기능을 하는 게이트를 사용하는, 커패시터가 없는 FGFET기억소자와 관련이 있다.
비파괴 혹은 불휘발성 기억소자는 종래의 MOSFET(금속/산화막/반도체 전계효과트랜지스터)와 신호전하 저장용 커패시터로 구성된 소위 1 트랜지스터 1 커패시터의 기억소자 구성방식으로서, 커패시터는 강유전체 박막을 이용하여 전원이 제거되고 난 뒤에도 지속적으로 전하를 저장하는 기능을 가진 소자를 말한다. 그러나 이와 같은 방법은 여전히 1 트랜지스터 1 커패시터의 기억소자 구성방식을 고수하는 데 지나지 않는다.
따라서, 본 발명은 전혀 새로운 방식의 기억소자 제조방법으로 커패시터 없이, 게이트를 이루는 금속/산화막/반도체 구조에서 산화막 대신 강유전체와 절연막의 이중층을 사용하므로서, 신호전하 저장기능을 게이트가 직접 할 수 있으므로, 신호전하저장용 커패시터가 필요없는 FGFET를 이용한 불휘발성기억소자 및 그 제조방법을 제공하는 데 그 목적이 있다.
도 1a은 종래기술에 의한 기억소자의 회로구성도로서, 트랜지스터에 신호전하 저장용 커패시터가 연결된 회로도이다.
도 1b은 본 발명을 따르는 강유전 게이트를 구비한 전계효과트랜지스터(Ferroelectric Gate FET, 이하 "FGFET"라 한다) 기억소자의 회로구성도로서, 트랜지스터의 게이트를 신호전하 저장용으로 사용한 경우를 도시한 도면이다.
도 2a 내지 도 2d는 본 발명에 의한 FGFET기억소자의 제조공정을 도시한 것으로, Si기판위에 FGFET의 신호전하 저장용 게이트를 제조하는 공정을 순서에 따라 개략적으로 나타내는 도면이다.
도 3는 본 발명에 의한 FGFET기억소자의 게이트 구조도이다.
도 4는 본 발명인 FGFET소자의 게이트구조에 대한 히스테리시스전압-게이트전압의 특성을 나타내는 도면이다.
도 5는 본 발명인 FGFET소자의 게이트구조에 대한 분극특성을 나타내는 도면이다.
*** 도면의주요부분에대한부호의설명 ***
1 : Si기판 2 : 규소산화막
3 : 소스(source) 4 : 드레인
5 : 채널 6 : 게이트 산화막
7 : 세륨산화막(CeO2) 8 : 강유전체 (SrBi2Ta2O9)
9 : 백금(Pt) 10 : 확산 방지막
11 : 알루미늄, 구리 또는 텅스텐 금속박막
12 : 상부 금속배선
도 1a은 종래의 기억소자를 구성하는 기본단위로서 1개의 MOSFET트랜지스터 및 1개의 커패시터로 구성된 회로도를 보여주는 도면이다. 도 1a는 기억소자 워드라인(쓰기) 1을 통해 신호전달 트랜지스터의 게이트 2에 입력신호가 들어오면, 게이트절연막 아래부분의 반도체표면 3에 전하반전층이 만들어져 체널이 형성되므로서 소스 4쪽에 연결된 커피시터 5가 신호전하를 저장하고 비트라인(읽기) 6를 통해 저장되었던 신호를 읽을 수 있다. 이때, MOSFET소자의 체널이 형성될 경우를 ON, 체널이 형성되지 않을 경우를 OFF상태라 하며, 정보량을 1이라 가정할 때 ON상태에서는 이진법으로 1이라는 신호가 읽혀지고, OFF상태가 되면 0이라는 신호를 읽혀지게 하므로서, 기억소자의 기능을 할 수 있다. 따라서, MOSFET에서는 게이트전압을 인가할때에만 1이라는 정보를 저장 또는 읽을 수 있고, 게이트에 전압이 인가되지 않을 경우는 이전에 전압을 인가한 직후라 할 지라도 1이라는 정보를 저장할 수 없다. 이 때 커패시터에, 규소산화막과 같은 낮은 유전상수를 가진 유전체를 사용하는 대신 강유전체를 사용하여 전기 쌍극자가 형성되도록 하면 지속적으로 분극상태를 유지할 수 있다. 따라서, 현재의 불휘발성 기억소자로는 커패시터 5를 강유전체로 구성한 종래의 1 트랜지스터 1 커패시터가 제안되어 있다. 그러나 이 방법 역시 커패시터를 사용한다는 점에서 회로구성방법에는 차이가 없다.
도 1b는 본 발명에 의한 FGFET기억소자의 회로도로서, 도 1a와는 달리 별도의 커패시터를 신호전달 트랜지스터에 형성시키지 않고 게이트 금속 7에 인가한 전압에 의하여 게이트산화막 대신 사용한 강유전체 8/절연막 7 이중층에 자발적인 분극에 의한 전기쌍극자가 형성되어 게이트금속에 전압을 제거한 후에도 이미 형성된 전기쌍극자가 그대로 유지되고, 신호전달 트랜지스터 자체의 반도체표면 3에 전자 혹은 정공이 지속적으로 형성될 수 있으므로서, 전류가 흐르는 채널도 그대로 유지된다. 이와 같이 게이트의 강유전체에 의한 분극특성을 이용하여 지속적인 채널을 형성할 수 있으므로, 1 또는 0이라는 신호를 지속적으로 저장할 수 있으며, 비트라인 6을 통해 저장된 정보를 읽을 수 있다. 강유전체 8/절연막 7 이중층을 사용한 이유는 반도체(Si, GaAs등) 기판위에 직접 강유전체박막을 도포할 경우 강유전체 박막의 결정성이 불량하여 결국 강유전체로서의 특성을 발휘할 수 없다. 이를 막기 위해 절연막을 가운데 삽입하므로서 강유전체의 결정성을 좋게하고, 결국 강유전체의 특성을 양호하게 할 수 있다. 따라서, 강유전체/절연막 이중층의 구조에 따라서 i)전기쌍극자 형성을 위한 게이트전압, ii)채널형성에 필요한 전기쌍극자의 크기, iii)지속적인 분극유지 능력, iv)형성된 전기쌍극자의 방향을 바꾸기 위한 게이트전압 등이 결정되며, 불휘발성 기억소자의 특성도 결정된다. 본 발명의 특징은 게이트를 이루는 강유전체의 물질재료, 강유전체의 형성방법, 강유전체의 두께, 금속산화막의 물질재료, 금속산화막의 형성방법, 금속산화막의 두께, 금속산화막의 물질재료, 금속산화막과 Si사이의 계면에 존재하는 규소산화막의 존재유무, 규소산화막의 두께, 강유전체와 금속산화막의 두께비를 최적화 하므로서 양호한 FGFET소자의 특성을 얻어내는 데 있다.
도 2a 내지 도 2d는 FGFET기억소자의 제조공정을 간략하게 나타낸 것이다. 도 2a 내지 도 2d는 본 발명의 트랜지스터를 제작하기 위해, 종래에 사용되었던 MOSFET소자의 제조공정을 포함하는 공정을 순서에 따라 나타낸 것으로서, Si기판 1에 규소산화막 2를 형성시킨후 소스(source) 3, 드레인(drain) 4영역에 산화막을 제거한 후 n형 또는 p형 채널 5에 따라 n형인 경우에는 보론(원소기호:B)을, p형 체널인 경우에는 포스포러스(원소기호:P)를 소스 3, 드레인 4의 영역에 확산시킨다. 그 다음에 게이트 산화막 6을 완전히 제거한 후 세륨산화막 7을 먼저 형성시킨후, 강유전체 박막 8을 형성시킨다. 이 후 게이트영역에 백금 9를 도포하고, 게이트영역만 도 3과 같이 남겨놓고 그외의 영역에는 게이트금속 7, 강유전체/절연층의 이중막 8, 백금 9를 제거하였다. 이 후 세륨산화막 7, 강유전체박막 8, 백금 9이 순차적으로 도포된 게이트 부분에, 화학증착법으로 텅스텐질화박막(WNx) 혹은 텅스텐보론나이트라이드(W-B-N)박막으로된 확산방지막을 덮어서 게이트부분을 보호한다. 확산방지막을 형성하고 절연체를 형성시킨 후에는, 다시 소스 3 및 드레인 4영역의 산화막을 완전히 제거하고 읽기배선(Bit line)이 되는 부분은 깊은 구멍(via hole)을 파서 알루미늄, 구리 혹은 텅스텐금속박막 11으로 깊은 구멍을 메워서 상부금속배선 12과 연결한다. 게이트 영역만 다시 상세히 살펴보면, 도 3과 같이 게이트영역의 규소산화막을 완전히 제거하고, 세륨산화막 7, 강유전체박막 8, 백금 9를 형성시키기 위하여 HF와 물을 1 : 10 으로 하여 희석시킨 용액에 담구어 산화막을 제거하고 건조시킨다. 규소산화막을 제거한 후 절연막을 형성시키기 위하여 본 발명에서는 절연막재료로 세륨산화막(원소기호 : CeO2)을 도포한다. 세륨산화막 도포방법은 순수한 세륨(순도 99.99%) 을 산소 및 알콘분위기에서 스퍼터링(sputtering) 방법으로 증착한다. 이때 초기에는 알콘분위기에서만 약 2nm정도의 두께까지 순수한 세륨이 증착되도록 하면 세륨이 Si표면에 있는 자연규소막과 반응하여 세륨산화막이 형성되므로서 자연산화막이 제거되도록한다. 세륨산화막의 두께가 2 - 100nm가 될 때 까지 증착시킨다. 세륨산화막의 두께를 변화시키는 이유는 세륨산화막위에 도포할 강유전체의 두께와 적절한 비율을 이루도록 하기 위한 것이다. 세륨산화막을 형성한 후 강유전체 박막으로는 졸겔(sol-gel)법으로 SrBi2Ta2O9박막을 도포한다. 이때 SrBi2Ta2O9박막은 800℃에서 30분간 산소분위기에서 열처리한다. SrBi2Ta2O9박막의 두께는 SrBi2Ta2O9박막의 정전용량/세륨산화막과의 정전용량비가 0.5 에서 2까지 변화하도록 정해진다. 제조된 세륨산화막/강유전체/백금의 3중층 주변을 확산방지막으로 덮어 보호한다. 이러한 확산방지막은 진공반응기내에 텅스텐헥사플로라이드(WF6), 암모니아(NH3), 수소(H2)를 각각 4 sccm, 2 - 4 sccm, 50- 100 sccm의 유량비로 혼합하여 300 내지 400℃의 온도하에서 텅스텐질화박막을 도포하거나, 동일한 원료기체와 유량비에 데카보레인(B10H14)을 2 - 20 sccm만큼 추가로 혼합한 텅스텐보론나이트라이드(W-B-N)를 도포하였다.
도 4는 도 3과 같은 FGFET소자의 게이트에 백금전극을, Si기판의 뒷면에는 알루미늄전극을 형성시켜서 게이트구조 아래의 수직방향으로 전계가 걸리도록한 후 커패시터-전압 특성을 조사한 것을 도시한 것이다. 이 결과는 게이트에 인가한 전압에 따라, 게이트구조를 이루는 SrBi2Ta2O9/CeO2에 대한 전기쌍극자 형성에 따른 히스테리시스특성을 알아보기 위한 것이다. 게이트전압이 낮아도 히스테리시스전압이 커야 양호한 FGFET소자의 특성을 가질 수 있다. 본 발명에서는 게이트전압을 3V 에서 10V까지 변화시키는 동안 히스테리시스전압(불휘발성 기억소자의 기억창(memory window)를 가르키는 값으로 이 전압이 커야 기억된 정보의 저장력이 크다)은 SrBi2Ta2O9박막의 정전용량/세륨산화막과의 정전용량비에따라 0.3 - 0.6V(게이트전압이 3V인 경우)에서 1.2 - 5.9V의 크기를 가지므로서, 종래의 임의 읽기/쓰기를 하기에 가능한 기억소자(EEPROM)의 동작전압이 10 - 12V이고 도 1a와 같은 불휘발성기억소자의 동작전압이 8V이상임을 감안할 때 훨씬 낮은 동작전압을 가지며, 기억창 역시 도 1a에 도시한 것과 같은 1V의 값을 가지는 종래의 소자에 비해 훨씬 큰 기억창을 보여준다. 도 5는 도 4와 같은 방법으로, 게이트에 전계를 걸어놓고 강유전체인 SrBi2Ta2O9박막에서의 전기쌍극자 형성에 따른 분극특성을 조사한 것이다. 점선은 SrBi2Ta2O9박막 자체의 분극 특성을 조사하기 위하여 백금전극위에 SrBi2Ta2O9박막을 형성시키고, 그 위에 상부전극으로서 백금을 증착시킨 경우에 있어서의 분극특성을 조사한 결과이다. 게이트전압이 양의 방향으로 증가되면 분극이 포화상태를 이루어서 약 13 μC/cm2의 포화분극을 가지고, 잔류분극은 5.2 μC/cm2의 값을 가지게 된다. 따라서, 게이트전압이 다시 감소하여 0보다 작은 음의 값을 가져도 이미 형성된 전기쌍극자의 방향이 완전히 반대방향으로 배향될 때까지 잔류분극이 제거되지 않는다. 잔류분극이 0이되는 게이트 전압을 강제분극 반전전압이라하고 그 값은 1.2V이었다. 도 3b에서 실선으로 표시된 것은 백금전극위에 먼저 세륨산화막을 형성시키고난 뒤 그 위에 SrBi2Ta2O9박막을 형성시키며, 다시 그 위에 상부전극으로서 백금을 증착하여서 세륨산화막/SrBi2Ta2O9박막 이중층에 대한 분극특성을 조사한 결과이다. 잔류분극 및 포화분극은 감소하였으나, 강제분극 반전전압은 오히려 1.5V로 증가하였다. 이 값이 클수록 게이트전압에 따라 강유전체층이 절연파괴가 일어나지 않으면서 분극을 유지할 수 있는 전압이 커지게된다. 게이트에 인가한 전압은 강유전체와 절연막 각각의 정전용량에 비례하여 나누어진다. 따라서 강유전체의 정전용량을 절연막의 두께에 비례하여 각각에 분배되는 전압이 정해진다. 본 발명에서는 강유전체와 절연막의 전압분배비가 0.5에서 2가 되도록한다.
상술한 바와 같이 본 발명에서는, MOSFET 제조방법에서의 게이트절연층 형성공정에 새로운 다른 재료 및 공정을 도입하므로서, 별도의 커패시터를 제조하지 않고 FGFET기억소자를 제조하는 방법이 제안되었다. 게이트영역의 Si위에 자연규소산화막을 제거하기 위해 세륨을 약 2nm정도 형성시키면, 세륨이 자연 규소산화막과 반응하여 자연 규소산화막을 소모시키고 세륨산화막이 형성된다. 이후 계속해서 세륨을 산소 및 알콘분위기에서 스파터링 시켜 세륨산화막을 형성시킨다. 이후 세륨산화막위에 졸겔법으로 SrBi2Ta2O9강유전체 박막을 도포한다. SrBi2Ta2O9/CeO2의 두께비는 각각의 정전용량비로 0.5에서 2의 값을 갖도록 선택된다. SrBi2Ta2O9/CeO2을 형성시킨후 800℃의 산소분위기에서 30분간 열처리하였다. 이 열처리 공정은 강유전체 및 금속산화박의 결정성을 향상시키고, 산화반응이 일어나도록 하며, 이후 소자 제조공정에 따라 특성의 변화가 없도록 강유전체/금속산화막을 안정화시키는데 목적이 있다. SrBi2Ta2O9/CeO2막의 제조가 끝난후 게이트 금속으로 200 - 400nm두께의 백금을 스퍼터링하였다. 게이트금속배선이 끝난후 소자제조과정에서 필요한 후속 열처리 공정시, 게이트부분의 Pt/SrBi2Ta2O9/CeO23중층이 화학반응에 의해 특성이 열화되는 것을 방지하기 위해, 텅스텐질화막 또는 텅스텐보론나이트라이드막으로된 확산방지막을 도포한다. 제조된 FGFET소자의 동작특성은 게이트 동작전압이 5 - 8V이고, 동작전압에 따른 SrBi2Ta2O9/CeO2게이트 구조가 가지는 히스테리시스특성은 불휘발성 정보저장에 충분한 1V이상의 값을 가진다. 또한 완성된 FGFET기억소자의 전류-전압특성은 제안된 SrBi2Ta2O9/CeO2게이트구조를 통해 실제 응용가능한 FGFET기억소자가 제조가능함을 보여주고 있다.
SrBi2Ta2O9/CeO2이중막구조를 종래의 MOSFET의 산화막대신 사용하면, 상기 이중막중 강유전체의 분극에 의한 전기쌍극자가 유지되므로서 신호 전하의 저장기능을 하게되어 별도의 카패시터가 필요하지 않는 FGFET를 이용한 간단한 불휘발성 기억소자를 제공할 수 있으며, 낮은 동작전압에서도 히스테리시스전압으로 대표되는 불휘발성 기억소자의 기억창(memory window)이 커지므로서 신호 전하의 저장력이 커지며, 강제분극반전전압이 증가하므로서, 기억소자가 안정되게 작동하는 효과가 있다.

Claims (15)

  1. 반도체표면상에 형성되는 세륨산화막(CeO2);
    상기 세륨산화막상에 도포되어 SrBi2Ta2O9/CeO2의 이중막구조를 형성시키는 상기 SrBi2Ta2O9막;
    상기 SrBi2Ta2O9막상에 부착된 백금전극; 및
    상기 CeO2/SrBi2Ta2O9/Pt의 삼중층으로 이루어지는 게이트부분 주위에 형성된 텅스텐질화박막(WNx) 또는 텅스텐보론나이트라이드(W-B-N) 확산방지막;으로 구성되는 게이트를 전계효과트랜지스터의 게이트로 구비하는 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET).
  2. 제 1 항에 있어서, 상기 반도체는 Si ,GaAs, InP, InSb 및 GaN으로 이루어지는 군으로부터 선택되는 하나의 화합물 반도체인 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET).
  3. 제 1 항에 있어서, 상기 세륨산화막의 두께는 2 내지 100nm인 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET).
  4. 제 3 항에 있어서, 상기 SrBi2Ta2O9박막은, 상기 SrBi2Ta2O9박막의 정전용량대 상기 세륨산화막의 정전용량비가 0.5 내지 2.0이 되도록 하는 두께를 가지는 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET).
  5. 강유전체 게이트 전계효과트랜지스터(FGFET)의 제조방법에 있어서,
    전계효과트랜지스터(FET)구조에서 게이트 영역의 Si 표면위에 세륨을 10 - 20nm 도포하여 자연 규소산화막을 소모시키면서, 세륨산화막(CeO2)로 변화되게 하므로서 상기 Si표면층의 자연 규소산화막을 제거하는 단계;
    상기 FET 게이트의 절연막으로서, 상기 세륨산화막상에 소정 두께의 추가적인 세륨산화막을 형성시키는 단계;
    상기 추가된 세륨산화막위에 졸겔(sol-gel)방법 및 스퍼터링방법으로 SrBi2Ta2O9을 도포하여 SrBi2Ta2O9/CeO2구조의 게이트절연층을 형성하는 단계;
    상기 게이트 절연층 형성후 산소분위기에서 800℃으로 30분 내지 2시간 열처리하므로서, 상기 SrBi2Ta2O9/CeO2구조의 게이트절연층을 안정화하는 단계;
    상기 게이트절연층의 SrBi2Ta2O9막 상에 백금전극을 부착하는 단계; 및
    상기 단계에서 형성된 CeO2/SrBi2Ta2O9/Pt 삼중층주위에 텅스텐질화박막(WNx) 또는 텅스텐보론나이트라이드(W-B-N) 확산방지막을 형성시키는 단계;로 이루어지는 방법으로 게이트를 형성하는 강유전체 게이트 전계효과트랜지스터(FGFET)제조방법.
  6. 제 5 항에 있어서, 상기 확산방지막 형성은, 진공반응기내에서 텅스텐헥사플로라이드(WF6), 암모니아(NH3), 수소(H2)를 각각 4 sccm, 2 - 4 sccm, 50- 100 sccm의 유량비로 혼합하여 도포하는 것에 의해 수행되는 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET) 제조방법.
  7. 제 5 항에 있어서, 상기 확산방지막 형성은, 진공반응기내에 텅스텐헥사플로라이드(WF6), 암모니아(NH3), 수소(H2) 및 데카보레인(B10H14)을 각각 4 sccm, 2 - 4 sccm, 50- 100 sccm, 2 - 20 sccm의 유량비로 혼합하여 도포하므로서 수행되는 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET)제조방법.
  8. 제 5 항 내지 제 7 항중 어느 하나의 항에 있어서, 상기 세륨산화막의 두께는 2 내지 100nm인 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET)제조방법.
  9. 제 8 항에 있어서, 상기 SrBi2Ta2O9박막은, 상기 SrBi2Ta2O9박막의 정전용량대 상기 세륨산화막의 정전용량비가 0.5 내지 2.0이 되도록 하는 두께를 가지는 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET)의 제조방법.
  10. 강유전체 게이트 전계효과트랜지스터(FGFET)의 제조방법에 있어서,
    반도체표면상에 소정 두께의 세륨산화막(CeO2)을 상기 FGFET 게이트의 절연막으로 형성시키는 단계;
    상기 세륨산화막위에 졸겔(sol-gel)방법 및 스퍼터링방법으로 SrBi2Ta2O9을 도포하여 SrBi2Ta2O9/CeO2구조의 게이트절연층을 형성하는 단계;
    상기 게이츠절연층 형성후 산소분위기에서 800℃으로 30분 내지 2시간 열처리하므로서, 상기 SrBi2Ta2O9/CeO2구조의 게이트절연층을 안정화하는 단계;
    상기 게이트절연층의 SrBi2Ta2O9막 상에 백금전극을 부착하는 단계; 및
    상기 단계에서 형성된 CeO2/SrBi2Ta2O9/Pt 삼중층주위에 텅스텐질화박막(WNx) 또는 텅스텐보론나이트라이드(W-B-N) 확산방지막을 형성시키는 단계;로 이루어지는 방법으로 게이트를 형성하는 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET)제조방법.
  11. 제 10 항에 있어서, 상기 반도체는 Si, GaAs, InP, InSb 및 GaN으로 이루어지는 군으로부터 선택되는 어느 하나의 화합물 반도체인 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET)제조방법.
  12. 제 11 항에 있어서, 상기 확산방지막 형성은, 진공반응기내에서 텅스텐헥사플로라이드(WF6), 암모니아(NH3), 수소(H2)를 각각 4 sccm, 2 - 4 sccm, 50- 100 sccm의 유량비로 혼합하여 도포하는 것에 의해 수행되는 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET) 제조방법.
  13. 제 11 항에 있어서, 상기 확산방지막 형성은, 진공반응기내에 텅스텐헥사플로라이드(WF6), 암모니아(NH3), 수소(H2) 및 데카보레인(B10H14)을 각각 4 sccm, 2 - 4 sccm, 50- 100 sccm, 2 - 20 sccm의 유량비로 혼합하여 도포하므로서 수행되는 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET)제조방법.
  14. 제 10 항 내지 제 13 항중 어느 하나의 항에 있어서, 상기 세륨산화막의 두께는 2 내지 100nm인 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET)제조방법.
  15. 제 14 항에 있어서, 상기 SrBi2Ta2O9박막은, 상기 SrBi2Ta2O9박막의 정전용량대 상기 세륨산화막의 정전용량비가 0.5 내지 2.0이 되도록 하는 두께를 가지는 것을 특징으로 하는 강유전체 게이트 전계효과트랜지스터(FGFET)의 제조방법.
KR1019970057883A 1997-11-04 1997-11-04 강유전체게이트를가지는전계효과트랜지스터를이용한불휘발성기억소자및그제조방법 KR100279052B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970057883A KR100279052B1 (ko) 1997-11-04 1997-11-04 강유전체게이트를가지는전계효과트랜지스터를이용한불휘발성기억소자및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970057883A KR100279052B1 (ko) 1997-11-04 1997-11-04 강유전체게이트를가지는전계효과트랜지스터를이용한불휘발성기억소자및그제조방법

Publications (2)

Publication Number Publication Date
KR19990038229A KR19990038229A (ko) 1999-06-05
KR100279052B1 true KR100279052B1 (ko) 2001-02-01

Family

ID=66086884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057883A KR100279052B1 (ko) 1997-11-04 1997-11-04 강유전체게이트를가지는전계효과트랜지스터를이용한불휘발성기억소자및그제조방법

Country Status (1)

Country Link
KR (1) KR100279052B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818765B2 (en) 2018-10-25 2020-10-27 Samsung Electronics Co., Ltd. Silicene electronic device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073338A (ko) * 2002-03-11 2003-09-19 주식회사 다산 씨.앤드.아이 높은 유전 상수를 갖는 게이트 유전막을 이용한 반도체소자 및 그의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190797A (ja) * 1992-01-08 1993-07-30 Seiko Epson Corp 半導体記憶装置
JPH088407A (ja) * 1994-06-21 1996-01-12 Nec Corp 強誘電体容量とその製造方法及びメモリセル
JPH08335673A (ja) * 1995-06-05 1996-12-17 Sharp Corp 不揮発性ランダムアクセスメモリ及びその製造方法
JPH09172097A (ja) * 1995-12-19 1997-06-30 Asahi Chem Ind Co Ltd 強誘電体記憶素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190797A (ja) * 1992-01-08 1993-07-30 Seiko Epson Corp 半導体記憶装置
JPH088407A (ja) * 1994-06-21 1996-01-12 Nec Corp 強誘電体容量とその製造方法及びメモリセル
JPH08335673A (ja) * 1995-06-05 1996-12-17 Sharp Corp 不揮発性ランダムアクセスメモリ及びその製造方法
JPH09172097A (ja) * 1995-12-19 1997-06-30 Asahi Chem Ind Co Ltd 強誘電体記憶素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818765B2 (en) 2018-10-25 2020-10-27 Samsung Electronics Co., Ltd. Silicene electronic device
US11245021B2 (en) 2018-10-25 2022-02-08 Samsung Electronics Co., Ltd. Silicene electronic device

Also Published As

Publication number Publication date
KR19990038229A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
US11469250B2 (en) Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs; and methods of forming integrated assemblies
US20200227423A1 (en) Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US7443715B2 (en) SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US6998667B2 (en) Scalable gate and storage dielectric
US5621681A (en) Device and manufacturing method for a ferroelectric memory
US4495219A (en) Process for producing dielectric layers for semiconductor devices
US7068544B2 (en) Flash memory with low tunnel barrier interpoly insulators
US6646906B2 (en) Methods of reading ferroelectric memory cells
US6673669B2 (en) Method of reducing oxygen vacancies and DRAM processing method
JP3833841B2 (ja) 半導体装置及びその製造方法
JPH11251593A (ja) ゲルマニウム層を使用した大誘電率ゲートの構造と方法
US20060244057A1 (en) Multiple oxide thicknesses for merged memory and logic applications
US6225185B1 (en) Method for fabricating semiconductor memory having good electrical characteristics and high reliability
KR19990037319A (ko) 유전체 박막의 특성 열화가 적은 반도체 메모리 소자
KR102379420B1 (ko) 낮은 포밍 전압을 갖는 저항성 메모리 셀
US11769816B2 (en) Ferroelectric assemblies and methods of forming ferroelectric assemblies
US6559469B1 (en) Ferroelectric and high dielectric constant transistors
KR100279052B1 (ko) 강유전체게이트를가지는전계효과트랜지스터를이용한불휘발성기억소자및그제조방법
US6417012B1 (en) Method of forming ferroelectric capacitor in semiconductor device
US20040150108A1 (en) Low resistance barrier for a microelectronic component and method for fabricating the same
JPH11163300A (ja) 静電容量増加のための選択的半球状グレイン電極
JP2000012791A (ja) 半導体装置及びその製造方法
KR20050038658A (ko) 강유전 반도체를 이용한 비휘발성 메모리
KR20050038298A (ko) 강유전 반도체를 기반으로 한 트랜지스터 구조
JPH1126705A (ja) 強誘電体メモリ素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061016

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee