KR960026756A - 모스(mos) 트랜지스터 제조 방법 - Google Patents

모스(mos) 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR960026756A
KR960026756A KR1019940036213A KR19940036213A KR960026756A KR 960026756 A KR960026756 A KR 960026756A KR 1019940036213 A KR1019940036213 A KR 1019940036213A KR 19940036213 A KR19940036213 A KR 19940036213A KR 960026756 A KR960026756 A KR 960026756A
Authority
KR
South Korea
Prior art keywords
gate
mos transistor
gate electrode
buzz beak
oxide film
Prior art date
Application number
KR1019940036213A
Other languages
English (en)
Other versions
KR100203296B1 (ko
Inventor
김근국
허용진
김영태
백동원
김세정
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940036213A priority Critical patent/KR100203296B1/ko
Publication of KR960026756A publication Critical patent/KR960026756A/ko
Application granted granted Critical
Publication of KR100203296B1 publication Critical patent/KR100203296B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
T자형 게이트 전극을 가진 모스(MOS) 트랜지스터 제조시, 게이트 산화막(2)의 재산화 공정을 이용하면 게이트 전극(5)의하부 모서리에 게이트 버즈 비크(GATE BIRD'S BEAK)가 형성되게 되는데, 이와 같은 게이트 버즈 비크를 이용하는 경우에는 공정 및 모니터링의 한계로 인해 소자의 프로파일의 확인이 불확실하게 이루어질 뿐만 아니라, 게이트 버즈 비크를 정확하게 조절하지 못하게 되면 게이트의 모양도 T자형이 아닌 역사다리꼴이 되기 때문에 오리려 소자의 특성이 열화되는등의 역효과가 발생할 수도 있다는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
종래의 재산화 공정에 의한 게이트 버즈 비크를 이용하지 않고 게이트 산화막을 이중으로 형성하는 공정을 이용하여 T자형 게이트 전극을 직접 패터닝하여 형성하므로서 양호한 특성을 가진 T-게이트 MOS 트랜지스터를 제고하고자 함.
4. 발명의 중용한 용도
고집적 반도체 소자, 특히 MOS 트랜지스터 제조에 이용됨.

Description

모스(MOS) 트랜지스터 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2G도는 본 발명에 따라 MOS 트랜지스터의 T자형 게이트 전극을 형성하는 방법의 공정도.

Claims (2)

  1. 모스(MOS) 트랜지스터를 제조하는 방법에 있어서, 반도체 기판상에 제 1 산화막을 증착하고, 그 위에 포토레지스트를 도포하는 단계와, 게이트 전극이 형성될 부위가 오픈되도록 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 이용하여 상기 제 1 산화막의 식각 공정을 실시하고 잔류 포토레지스트를 제거하는 단계와, 전체 구조 상부에 제 2산화막을 증착하고, 그 위에 폴리실리콘을 증착하는 단계와, 전체 구조 상부에 포토레지스트를 도포한 후, 게이트 전극형성을 위한 포토레지스트 마스크 패턴을 형성하고, 상기 폴리실리콘층과 상기 제 2 및 제 1 산화막을 차례로 식각하는 단계 및, 잔류 포토레지스트를 제거하는 단계를 포함해서 이루어진 모스(MOS) 트랜지스터 제조 방법.
  2. 제1항에 있어서, 상기 제 2 산화막의 두께는 100Å 내지 300Å인 것을 특징으로 하는 모스(MOS)트랜지스터제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940036213A 1994-12-23 1994-12-23 모스 트랜지스터 제조 방법 KR100203296B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940036213A KR100203296B1 (ko) 1994-12-23 1994-12-23 모스 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940036213A KR100203296B1 (ko) 1994-12-23 1994-12-23 모스 트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
KR960026756A true KR960026756A (ko) 1996-07-22
KR100203296B1 KR100203296B1 (ko) 1999-06-15

Family

ID=19403079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940036213A KR100203296B1 (ko) 1994-12-23 1994-12-23 모스 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR100203296B1 (ko)

Also Published As

Publication number Publication date
KR100203296B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR960026756A (ko) 모스(mos) 트랜지스터 제조 방법
KR920001879B1 (ko) 고압, 저압병용 시모스 트랜지스터의 제조방법
KR960035905A (ko) 드레인 오프셋 구조의 박막 트랜지스터 제조 방법
KR100281038B1 (ko) 반도체 메모리장치 제조방법
KR970003937A (ko) 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법
KR930011212A (ko) 에피 실리콘(Epi Si) 증착을 이용한 반도체 셀 제조방법
KR970003561A (ko) 미세 패턴 형성방법
KR980006528A (ko) 박막 트랜지스터의 제조 방법
KR950021763A (ko) 박막트랜지스터 제조방법
KR960036099A (ko) 박막 트랜지스터 제조 방법
KR970030507A (ko) 모스 전계 효과 트랜지스터의 제조방법
KR940010199A (ko) 반도체장치의 역 콘택 제조방법
KR950009980A (ko) 반도체 소자의 소오스/드레인 영역 형성방법
KR950021761A (ko) 박막트랜지스터 제조방법
KR950025874A (ko) 반도체소자의 게이트전극 제조방법
KR940016753A (ko) 박막트랜지스터 및 그 제조방법
KR940016920A (ko) 저부게이트 박막트랜지스터 제조방법
JPH0926669A (ja) フォトレジスト膜パターンの製造方法およびそれを用いた被加工体の製造方法
KR970054501A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR940022723A (ko) 반도체 소자의 미세 선폭 형성방법
KR970013028A (ko) 반도체 소자의 게이트 전극 형성 방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR960002703A (ko) 반도체 제조 방법
KR960002501A (ko) 반도체 소자의 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee