KR920001879B1 - 고압, 저압병용 시모스 트랜지스터의 제조방법 - Google Patents
고압, 저압병용 시모스 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR920001879B1 KR920001879B1 KR1019890012034A KR890012034A KR920001879B1 KR 920001879 B1 KR920001879 B1 KR 920001879B1 KR 1019890012034 A KR1019890012034 A KR 1019890012034A KR 890012034 A KR890012034 A KR 890012034A KR 920001879 B1 KR920001879 B1 KR 920001879B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- gate oxide
- voltage device
- low voltage
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 238000001312 dry etching Methods 0.000 abstract description 3
- 238000001039 wet etching Methods 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 발명의 실시예에 따른 고압, 저압병용 시모스 트랜지스터의 제조공정도.
제2도는 종래의 고압, 저압병용 시모스 트랜지스터의 제조공정도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 실리콘 기판 12 : 필드 산화막
13, 16 : 게이트산화막 14 : 질화실리콘막
15 : 포토 레지스트
본 발명은 고압, 저압병용 시모스 트랜지스터의 제조방법에 관한 것으로서, 더욱 상세하게는 마스크의 추가없이 고압 및 저압용 모스 트랜지스터의 게이트산화막의 두께를 달리 형성하여 제품의 신뢰성을 향상시킬 수 있는 고압, 저압병용 시모스 트랜지스터의 제조방법에 관한 것이다. 종래에는 서로 다른 동작 영역을 갖는 고압 및 저압병용 시모스 소자를 제조하기 위해서, 고압용 소자부분의 게이트산화막과 저압용 소자부분의 게이트산화막의 두께를 다르게 형성시키는 방법으로서 고압소자의 게이트산화막을 2회에 걸쳐 성장시키고, 저압소자의 게이트산화막은 1회에 걸쳐 성장시켰다.
제2a도에 나타낸 바와 같이, 실리콘 기판(21)상에 산화공정을 통하여 필드 산화막(22)을 형성시킨 다음, 1차 게이트산화막(23)을 성장시킨다. 게이트산화막(23)상에 포토레지스트(24)를 도포하고 사진 식각 공정을 통하여 제2b도에 나타낸 바와 같이, 고압소자의 게이트산화막이 형성될 부위를 제외한 나머지 포토레지스트를 식각한 다음, 이어서 1차 게이트산화막(23)을 식각하여 제2c도에 나타낸 바와 같이 고압소자 부분의 1차 게이트산화막을 형성한다. 1차 게이트산화막(23)을 형성한 다음, 2차 게이트산화막(25)을 성장시키면 제2d도에 나타낸 바와 같이, 고압소자 부분은 이층구조의 게이트산화막(23),(25)이 형성되고, 저압소자부분은 단층의 게이트산화막(23)만이 형성된다. 이후의 공정인 소오스/드레인 영역 및 급속배선공정등은 통상의 방법을 사용한다.
상기한 바와 같이 고압소자와 저압소자의 게이트산화막의 두께를 다르게 형성하는 경우에는, 고압소자의 게이트산화막이 2회에 걸친 산화공정으로 형성되기 때문에 게이트산화막의 질이 양호하지 못할 뿐만 아니라 이러한 방법으로 제조된 소자의 신뢰도가 저하되는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 마스크의 추가없이 고압소자의 게이트산화막을 1회의 산화공정으로 저압소자보다 두껍게 형성함으로써, 게이트산화막의 질을 개선시켜 소자의 신뢰성을 향상시키는 고압, 저압병용 시모스 트랜지스터의 제조방법을 제공하는데 있다.
상기한 목적을 달성하기 위하여, 본 고안은 기판상에 필드 산화막을 형성한 후 1차게이트산화막을 형성시킨 후 2차게이트산화막을 1차게이트산화막상에 성장시켜 고압소자의 게이트산화막이 2회에 걸쳐 형성되는 고압, 저압병용 시모스 트랜지스터의 제조방법에 있어서, 상기 필드 산화막 형성후 게이트산화막과 질화실리콘막을 순차적으로 형성하고, 습식 및 건식 에칭하여 고압소자의 게이트가 형성될 부위의 게이트산화막 및 질화실리콘막을 남겨 놓고 그외 부분의 제거하고, 확산공정을 통하여 상기 게이트산화막과 질화실리콘막이 제거된 부위에 저압소자용 게이트산화막을 형성하여 고압소자의 게이트산화막이 1회의 산화공정에 의하여 형성되어지는 것을 특징으로 하는 고압, 저압병용 시모스 트랜지스터의 제조방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부 도면에 따라 상세히 설명한다.
제1도는 본 발명의 실시예에 따른 고압, 저압병용 시모스 트랜지스터의 제조공정도를 나타낸 것이다. 제1a도에 나타낸 바와 같이, 실리콘 기판(11)상에 통상의 방법으로 필드 산화막(12)을 형성한 후, 고압 및 저압용 소자가 형성될 액티브영역에 게이트산화막(13)을 형성시킨다. 이때, 산화막(13)의 두께는 950A정도의 두께로서, 이는 소자의 동작전압의 영역에 따라 다소 변경될 수도 있다. 게이트산화막(13)상에 질화실리콘막(14)을 증착시키고, 그위에 포토레지스트(15)를 도포한 후 마스크를 사용하여 사진공정을 수행함으로써, 제1b도에 나타낸 바와 같은 고압소자의 게이트산화막이 형성될 부위의 포토레지스트만이 남게 되도록 패턴을 형성시킨다. 사진공정후 습식 및 건식 에칭을 하여, 제1c도에 나타낸 바와 같이 고압소자의 게이트산화막이 형성될 부위의 질화실리콘과 게이트산화막만을 남겨놓고 그 이외 부분의 질화실리콘막(14)과 게이트산화막(13)을 순차적으로 제거한다. 그다음, 확산 공정을 통하여 질화실리콘막 및 게이트산화막이 제거된 부위에 게이트산화막(16)을 380A의 두께로 형성시킨다. 이때, 고소압자의 게이트산화막(13)상에는 질화실리콘막(14)이 남아 있기 때문에 저압소자용 게이트산화막(16)을 형성할 때 고압소자용 게이트산화막(13)상에는 저압소자용 게이트산화막(16)은 형성되지 않는다.
저압소자용 게이트산화막(16)을 형성한 다음, 고압소자의 게이트산화막(13)상에 형성되어 있는 질화실리콘막(14)을 선택적으로 에칭을 하여 제거하면 제1d도에 나타낸 바와 같이 고압소자 및 저압소자의 게이트산화막의 두께가 다르게 형성된다. 즉, 고압소자의 게이트산화막(14)의 두께는 950A이 되고, 저압소자의 게이트산화막(16)의 두께는 380A이 되며, 고압 및 저압소자의 소오스/드레인 영역의 산화막의 두께는 380A정도가 된다.
상기한 바와 같은, 본 발명에 따르면, 종래와 마찬가지로 2회의 마스크공정을 함으로써 새로운 마스크공정의 추가없이 게이트산화막의 두께가 서로 다른 고압 및 저압병용 시모스 트랜지스터를 제조할 수 있을 뿐만 아니라, 고압소자의 게이트산화막을 1회에 걸친 공정으로 형성할 수 있으므로 고압소자의 게이트산화막의 산화막질을 개선시킬 수 있어 제품의 신뢰성을 향상시킬 수 있다.
Claims (1)
- 기판상에 필드 산화막을 형성한 후 1차게이트산화막을 형성시킨 후 2ck게이트산화막을 1차게이트산화막상에 성장시켜 고압소자의 게이트산화막이 2회에 걸쳐 형성되는 고압, 저압병용 시모스 트랜지스터의 제조방법에 있어서, 상기 필드 산화막(12)형성 후 게이트산화막(13)과 질화실리콘막(14)을 순차적으로 형성하고, 습식 및 건식 에칭을 하여 고압소자의 게이트산화막이 형성될 부위을 제외한 게이트산화막(13) 및 질화실리콘막(14)을 제거하고, 확산공정을 통하여 상기 게이트산화막(13)과 질화실리콘막(14)이 제거된 부위에 저압소자용 게이트산화막(16)을 형성하는 것을 특징으로 하는 고압, 저압병용 시모스 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012034A KR920001879B1 (ko) | 1989-08-23 | 1989-08-23 | 고압, 저압병용 시모스 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012034A KR920001879B1 (ko) | 1989-08-23 | 1989-08-23 | 고압, 저압병용 시모스 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910005480A KR910005480A (ko) | 1991-03-30 |
| KR920001879B1 true KR920001879B1 (ko) | 1992-03-06 |
Family
ID=19289185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890012034A KR920001879B1 (ko) | 1989-08-23 | 1989-08-23 | 고압, 저압병용 시모스 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920001879B1 (ko) |
-
1989
- 1989-08-23 KR KR1019890012034A patent/KR920001879B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005480A (ko) | 1991-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6151923A (ja) | ２つのポジテイブフオトレジスト層を重ねる方法 | |
| KR920001879B1 (ko) | 고압, 저압병용 시모스 트랜지스터의 제조방법 | |
| JPS58201362A (ja) | 半導体装置の製造方法 | |
| JP2859332B2 (ja) | 半導体装置の製造方法 | |
| KR20020051283A (ko) | 듀얼 게이트 산화막의 제조 방법 | |
| KR100281038B1 (ko) | 반도체 메모리장치 제조방법 | |
| JPH04260364A (ja) | 半導体装置の製造方法 | |
| KR960000366B1 (ko) | 반도체 장치의 콘택 형성방법 | |
| KR100486109B1 (ko) | 아날로그 반도체소자의 제조방법 | |
| KR0171976B1 (ko) | 박막 트랜지스터 제조 방법 | |
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| KR100256259B1 (ko) | 반도체 소자의 공통 게이트 형성방법 | |
| KR100333370B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100203296B1 (ko) | 모스 트랜지스터 제조 방법 | |
| US20030152871A1 (en) | Method to pattern small features by using a re-flowable hard mask | |
| KR20000067445A (ko) | 반도체소자의 듀얼 게이트산화막 형성방법 | |
| KR100257081B1 (ko) | 다결정 실리콘 산화공정을 이용한 반도체 소자 배선 제조방법 | |
| KR930008858B1 (ko) | 반도체 장치의 제조공정 | |
| KR100249150B1 (ko) | 필드산화막 형성방법 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| KR950004583A (ko) | 박막 트랜지스터 제조방법 | |
| KR960002742A (ko) | 반도체소자의 제조방법 | |
| KR20050012575A (ko) | 반도체소자의 패턴 형성방법 | |
| KR19990049784A (ko) | 듀얼 게이트산화막을 적용한 반도체 소자의 게이트 폴리 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070228 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |