KR20000067445A - 반도체소자의 듀얼 게이트산화막 형성방법 - Google Patents

반도체소자의 듀얼 게이트산화막 형성방법 Download PDF

Info

Publication number
KR20000067445A
KR20000067445A KR1019990015252A KR19990015252A KR20000067445A KR 20000067445 A KR20000067445 A KR 20000067445A KR 1019990015252 A KR1019990015252 A KR 1019990015252A KR 19990015252 A KR19990015252 A KR 19990015252A KR 20000067445 A KR20000067445 A KR 20000067445A
Authority
KR
South Korea
Prior art keywords
oxide film
gate oxide
semiconductor substrate
forming
polysilicon
Prior art date
Application number
KR1019990015252A
Other languages
English (en)
Other versions
KR100557977B1 (ko
Inventor
윤홍식
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990015252A priority Critical patent/KR100557977B1/ko
Publication of KR20000067445A publication Critical patent/KR20000067445A/ko
Application granted granted Critical
Publication of KR100557977B1 publication Critical patent/KR100557977B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체소자의 듀얼 게이트산화막 형성방법에 관한 것으로, 종래에는 제1게이트산화막이 원하는 두께가 되도록 습식식각을 실시할때, 노출된 반도체기판을 손상시킴에 따라 소자특성이 열화되며, 또한 제1,제2게이트산화막의 두께조절이 어렵고, 전체적으로 공정이 복잡한 문제점이 있다. 따라서, 본 발명은 반도체기판 상에 필드산화막을 형성하여 액티브영역을 정의한 후, 그 액티브영역 상에 순차적으로 제1게이트산화막 및 폴리실리콘을 형성하는 공정과; 사진식각공정을 적용하여 폴리실리콘 및 제1게이트산화막의 일부를 식각하여 반도체기판을 노출시키는 공정과; 상기 노출된 반도체기판 상에 제2게이트산화막을 형성한 후, 잔류하는 폴리실리콘을 제거하는 공정으로 이루어지는 반도체소자의 듀얼 게이트산화막 형성방법을 제공함으로써, 종래에 비해 전체적으로 공정이 단순해지며, 제1게이트산화막의 습식식각을 실시하지 않으므로, 반도체기판의 손상을 방지할 수 있고, 제1게이트산화막의 최초 증착두께가 최종적인 두께운 게이트산화막으로 형성되므로, 제1,제2게이트산화막의 두께를 효율적으로 제어할 수 있는 효과가 있다.

Description

반도체소자의 듀얼 게이트산화막 형성방법{METHOD FOR FORMING DUAL GATE OXIDE FILM OF SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 듀얼 게이트산화막 형성방법에 관한 것으로, 특히 반도체기판의 손상을 최소화함과 아울러 공정을 단순화하여 두께가 서로 다른 게이트산화막을 효율적으로 형성하기에 적당하도록 한 반도체소자의 듀얼 게이트산화막 형성방법에 관한 것이다.
종래 반도체소자의 듀얼 게이트산화막 형성방법을 첨부한 도1a 내지 도1d에 도시한 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 반도체기판(1) 상에 필드산화막(2)을 형성하여 액티브영역을 정의한 후, 그 액티브영역 상에 제1게이트산화막(3)을 형성한다.
그리고, 도1b에 도시한 바와같이 상기 필드산화막(2)에 의해 정의된 액티브영역의 일측 제1게이트산화막(3) 상부에 감광막 패턴(PR1)을 형성하여 제1게이트산화막(3)을 식각한다.
그리고, 도1c에 도시한 바와같이 상기 감광막 패턴(PR1)을 제거한 후, 상기 제1게이트산화막(3)이 원하는 두께가 되도록 습식식각을 실시한다.
그리고, 도1d에 도시한 바와같이 상기 제1게이트산화막(3)이 형성된 반도체기판(1)의 액티브영역 상부전면에 제2게이트산화막(4)을 성장시켜 서로 두께가 다른 제1,제2게이트산화막(3,4)의 형성을 완료한다.
그러나, 상기한 바와같은 종래 반도체소자의 듀얼 게이트산화막 형성방법은 제1게이트산화막이 원하는 두께가 되도록 습식식각을 실시할때, 노출된 반도체기판을 손상시킴에 따라 소자특성이 열화되며, 또한 제1,제2게이트산화막의 두께조절이 어렵고, 전체적으로 공정이 복잡한 문제점이 있다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 반도체기판의 손상을 최소화함과 아울러 공정을 단순화하여 두께가 서로 다른 게이트산화막을 효율적으로 형성할 수 있는 반도체소자의 듀얼 게이트산화막 형성방법을 제공하는데 있다.
도1a 내지 도1d는 종래 반도체소자의 듀얼 게이트산화막 형성방법을 보인 수순단면도.
도2a 내지 도2d는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요부분에 대한 부호의 설명***
11:반도체기판 12:필드산화막
13:제1게이트산화막 14:폴리실리콘
15:제2게이트산화막 PR11:감광막 패턴
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 듀얼 게이트산화막 형성방법은 반도체기판 상에 필드산화막을 형성하여 액티브영역을 정의한 후, 그 액티브영역 상에 순차적으로 제1게이트산화막 및 폴리실리콘을 형성하는 공정과; 사진식각공정을 적용하여 폴리실리콘 및 제1게이트산화막의 일부를 식각하여 반도체기판을 노출시키는 공정과; 상기 노출된 반도체기판 상에 제2게이트산화막을 형성한 후, 잔류하는 폴리실리콘을 제거하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체소자의 듀얼 게이트산화막 형성방법을 첨부한 도2a 내지 도2d에 도시한 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 반도체기판(11) 상에 필드산화막(12)을 형성하여 액티브영역을 정의한 후, 그 액티브영역 상에 제1게이트산화막(13) 및 폴리실리콘(14)을 순차적으로 형성한다.
그리고, 도2b에 도시한 바와같이 상기 필드산화막(12)에 의해 정의된 액티브영역의 일측 폴리실리콘(14) 상부에 감광막 패턴(PR11)을 형성하여 폴리실리콘(14) 및 제1게이트산화막(13)을 식각하여 반도체기판(11)을 노출시킨다.
그리고, 도2c에 도시한 바와같이 상기 감광막 패턴(PR11)을 제거한 후, 노출된 반도체기판(11) 상에 제2게이트산화막(15)을 형성한다. 이때, 상기 제1게이트산화막(13)은 성장되지 않으므로, 최초에 형성되는 두께가 최종적인 두꺼운 게이트산화막이 된다.
그리고, 도2d에 도시한 바와같이 상기 잔류하는 폴리실리콘(14)을 제거하여 두께가 서로 다른 제1,제2게이트산화막(13,15)의 형성을 완료한다.
상기한 바와같은 본 발명에 의한 반도체소자의 듀얼 게이트산화막 형성방법은 종래에 비해 전체적으로 공정이 단순해지며, 제1게이트산화막의 습식식각을 실시하지 않으므로, 반도체기판의 손상을 방지할 수 있고, 제1게이트산화막의 최초 증착두께가 최종적인 두께운 게이트산화막으로 형성되므로, 제1,제2게이트산화막의 두께를 효율적으로 제어할 수 있는 효과가 있다.

Claims (1)

  1. 반도체기판 상에 필드산화막을 형성하여 액티브영역을 정의한 후, 그 액티브영역 상에 순차적으로 제1게이트산화막 및 폴리실리콘을 형성하는 공정과; 사진식각공정을 적용하여 폴리실리콘 및 제1게이트산화막의 일부를 식각하여 반도체기판을 노출시키는 공정과; 상기 노출된 반도체기판 상에 제2게이트산화막을 형성한 후, 잔류하는 폴리실리콘을 제거하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 듀얼 게이트산화막 형성방법.
KR1019990015252A 1999-04-28 1999-04-28 반도체소자의 듀얼 게이트산화막 형성방법 KR100557977B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990015252A KR100557977B1 (ko) 1999-04-28 1999-04-28 반도체소자의 듀얼 게이트산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990015252A KR100557977B1 (ko) 1999-04-28 1999-04-28 반도체소자의 듀얼 게이트산화막 형성방법

Publications (2)

Publication Number Publication Date
KR20000067445A true KR20000067445A (ko) 2000-11-15
KR100557977B1 KR100557977B1 (ko) 2006-03-07

Family

ID=19582707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990015252A KR100557977B1 (ko) 1999-04-28 1999-04-28 반도체소자의 듀얼 게이트산화막 형성방법

Country Status (1)

Country Link
KR (1) KR100557977B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364599B1 (ko) * 2001-02-13 2002-12-16 삼성전자 주식회사 반도체 소자 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291751B1 (ko) * 2011-12-29 2013-07-31 주식회사 동부하이텍 반도체 소자와 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364599B1 (ko) * 2001-02-13 2002-12-16 삼성전자 주식회사 반도체 소자 제조방법

Also Published As

Publication number Publication date
KR100557977B1 (ko) 2006-03-07

Similar Documents

Publication Publication Date Title
KR100359780B1 (ko) 반도체 소자의 제조방법
KR100557977B1 (ko) 반도체소자의 듀얼 게이트산화막 형성방법
KR100654350B1 (ko) 실리사이드막을 구비하는 반도체 소자의 제조 방법 및이에 의해 제조된 반도체 소자
KR20030047557A (ko) 반도체 소자의 제조 방법
KR100295669B1 (ko) 듀얼게이트산화막제조방법
KR19990071113A (ko) 반도체 소자의 제조방법
KR20020001247A (ko) 플래쉬 메모리 셀의 제조 방법
KR20030002870A (ko) 반도체소자의 소자분리막 형성 방법
KR100321758B1 (ko) 반도체소자의제조방법
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR20010037866A (ko) 반도체 소자의 이중 게이트 절연막 형성방법
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법
KR100575361B1 (ko) 플래시 게이트 및 고전압 게이트 형성 방법
KR100481557B1 (ko) 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법
KR20010082901A (ko) 반도체소자의 격리막 형성방법
KR100531551B1 (ko) 반도체소자 및 그의 제조방법
KR100249150B1 (ko) 필드산화막 형성방법
KR19990026899A (ko) 듀얼 게이트 산화막의 형성방법
KR100400763B1 (ko) 반도체소자의 캐패시터 제조방법
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100329750B1 (ko) 반도체소자제조방법
KR100338095B1 (ko) 반도체소자의콘택홀형성방법
KR0152933B1 (ko) 반도체 소자 제조방법
KR20030002884A (ko) 반도체소자의 소자분리막 형성 방법
KR20020096466A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee