KR20000020238A - 아날로그 반도체소자의 제조방법 - Google Patents

아날로그 반도체소자의 제조방법 Download PDF

Info

Publication number
KR20000020238A
KR20000020238A KR1019980038756A KR19980038756A KR20000020238A KR 20000020238 A KR20000020238 A KR 20000020238A KR 1019980038756 A KR1019980038756 A KR 1019980038756A KR 19980038756 A KR19980038756 A KR 19980038756A KR 20000020238 A KR20000020238 A KR 20000020238A
Authority
KR
South Korea
Prior art keywords
oxide film
film
layer
capacitor
region
Prior art date
Application number
KR1019980038756A
Other languages
English (en)
Other versions
KR100486109B1 (ko
Inventor
이상주
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR10-1998-0038756A priority Critical patent/KR100486109B1/ko
Publication of KR20000020238A publication Critical patent/KR20000020238A/ko
Application granted granted Critical
Publication of KR100486109B1 publication Critical patent/KR100486109B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 아날로그반도체소자에 관한 것으로서, 특히, 커패시터절연산화막을 형성하는 단계와; 상기 단계 후에 패드산화막, 제1폴리실리콘층 및 질화막을 적층한 후 소자분리영역형성부위를 갖도록 제2감광막을 도포하여 질화막 및 제1폴리실리콘층을 식각하여 노출시키는 단계와; 상기 소자분리영역형성부위를 통하여 패드산화막을 성장시켜 다수의 필드산화막을 형성하는 단계와; 상기 단계 후에 상기 질화막을 클리닝공정으로 제거한 후에 커패시터영역에 제3감광막을 적층하여 트랜지스터영역의 제1폴리실리콘층을 제거하여 패드산화막을 노출시키는 단계와; 상기 결과물의 전 영역에 산화막 형성공정을 진행하여 트랜지스터영역에는 게이트산화막을 커패시터영역에는 유전체산화막을 형성하는 단계와; 상기 결과물 상에 제2폴리실리콘층, 텅스텐실리사이드층 및 반사방지막을 순차적으로 적층한 후 제4감광막을 패터닝하여 반사방지막, 텅스텐실리사이드층 및 제2폴리실리사이드층을 식각하여 게이트산화막 및 커패시터전극을 형성하는 단계로 이루어진 아날로그반도체소자의 제조방법인 바, 커패시터의 단차를 낮추어 줄 뿐만아니라 공정의 단순화를 도모하여 소자의 수율을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

Description

아날로그 반도체소자의 제조방법
본 발명은 커패시터를 갖는 아날로그반도체소자에 관한 것으로서, 특히, 커패시터가 형성될 영역에 커패시터절연산화막을 형성한 후 패드산화막 및 제1폴리실리콘층을 적층하여 커패시터의 하부전극으로 사용하고, 연속하여 게이트산화막 및 유전체산화막을 형성한 후 그 위에 제2폴리실리콘층 및 텅스텐실리사이드층을 적층하여 커패시터의 상부전극 및 트랜지스터의 게이트산화막으로 사용하므로 커패시터의 단차를 낮추어 줄 뿐만아니라 공정의 단순화를 도모하도록 하는 아날로그반도체소자의 제조방법에 관한 것이다.
일반적으로, 반도체장치의 종류에는 여러 가지가 있으며, 이 반도체장치 내에 형성되는 트랜지스터 및 커패시터등을 구성시키는 방법에는 다양한 제조기술이 사용되고 있다. 최근에는 반도체기판 상에 산화막을 입혀 전계효과를 내도록 하는 모스형 전계효과트랜지스터(MOSFET; metal oxide semiconductor field effect transistor)를 점차적으로 많이 사용하고 있는 실정에 있다.
상기한 모스형 전계효과트랜지스터는 반도체 기판상에 형성된 게이트가 반도체층에서 얇은 산화 실리콘막에 의해 격리되어 있는 전계효과 트랜지스터로 접합형과 같이 임피던스가 저하되는 일이 없으며, 확산 공정이 1회로 간단하고, 소자간의 분리가 필요 없는 장점을 지니고 있어서, 고밀도 집적화에 적합한 특성을 지니고 있는 반도체 장치이다.
이러한 반도체 장치에는 모스형 전계효과트랜지스터에서 아날로그 신호를 디지털 신호로 변화시켜야 하는 옵션프로세스가 적용되는 경우에 트랜지스터(Transistor) 영역을 형성하면서 동시에 아날로그(Analogue) 회로용으로 사용되는 커패시터(Capacitor) 영역이 형성된 아날로그형 반도체소자를 제조하여 사용하고 있으며, 본 발명은 아날로그 회로용으로 사용되는 커패시터의 특성을 개선시킨 새로운 발명을 제안하고 있다.
도 1은 종래의 아날로그 반도체장치의 공정 단면을 개략적으로 예시하여 보인 도면으로서, 종래의 공정은 반도체기판(1)에 필드산화막(2) 및 활성영역(3)을 형성하여 커패시터영역과 트랜지스터영역을 분리시킨 그 결과물 상에 게이트산화막(4)을 형성하고, 이 필드산화막(2) 및 게이트산화막(4)상에 트랜지스터 영역의 게이트산화막인 동시에 커패시터 영역의 하부전극으로 사용되는 제1폴리실리콘층(5) 및 텅스텐실리사이드층(6)을 연속적으로 도포하여 형성한다.
그리고, 계속하여 상기 텅스텐실리사이드층(6) 상에 커패시터 영역의 하부전극의 절연을 방지하면서 폴리사이드게이트 마스크 작업시 노광공정에서 조사되는 빛의 반사를 방지하기 위한 버퍼실리콘막(7)을 적층하고서 그 위에 커패시터 영역에서 상부전극으로 사용되는 유전체산화막(8) 및 제2폴리실리콘층(9)을 연속하여 도포한다.
그 이후에 마스킹 공정을 통하여 커패시터 영역의 제2폴리실리콘층(9)을 식각하게 되면, 트랜지스터 영역에 있던 제2폴리실리콘층(9), 유전체산화막(8) 및 버퍼실리콘막(7)을 식각하여 제거하여 텅스텐실리사이드층(6)을 노출시키며, 그 후에 반사방지막(10)을 적층하여 게이트산화막과 커패시터전극을 형성하도록 한다.
그런데, 상기한 바와 같이, 종래의 필드산화막은 LOCOS(Local Oxidation Of Silicon)공정 혹은 PBL(Poly Buffered LOCOS)공정에 의하여 형성되므로 반도체기판으로 부터 필드산화막 두께의 55%정도가 상부로 돌출되어지고, 그 필드산화막 상에 커패시터가 형성되므로 결과적으로 높은 위상차를 갖는 상태에서 커패시터의 상층부위에 메탈이 형성되는 공정을 진행하게 되면, 빽엔드(Back-End)공정중에서 특히, 마스크 공정진행시에 마스크의 균일도가 나빠져서 마스크의 형성상태가 불량하여지는 문제를 지니고 있었으며, 연이어서 진행되는 식각공정시에 커패시터의 상부전극이 높은 위상차로 인하여 공격(Attack)을 받아서 커패시터가 파손되는 문제를 지니고 있었다.
본 발명의 목적은 반도체기판에서 커패시터가 형성될 영역에 산소를 주입하여 어닐링하여 커패시터절연산화막을 형성한 후 패드산화막 및 제1폴리실리콘층을 적층하여 커패시터의 하부전극으로 사용하고, 연속하여 게이트산화막 및 유전체산화막을 형성한 후 그 위에 제2폴리실리콘층 및 텅스텐실리사이드층을 적층하여 커패시터의 상부전극 및 트랜지스터의 게이트산화막으로 사용하므로 커패시터의 단차를 낮추어 줄 뿐만아니라 공정의 단순화를 도모하는 것이 목적이다.
도 1은 종래의 일반적인 아날로그반도체의 트랜지스터 및 커패시터의 구조를 보인 단면도이고,
도 2(a) 내지 도 2(h)는 본 발명에 따른 아날로그반도체소자의 트랜지스터 및 커패시터를 형성하는 방법을 순차적으로 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
20 : 반도체기판 25 : 활성영역
30 : 제1감광막 35 : 커패시터절연산화막
40 : 패드산화막 45 : 제1폴리실리콘층
50 : 질화막 55 : 제2감광막
60 : 소자분리영역형성부위 65 : 필드산화막
70 : 제3감광막 75 : 게이트산화막
75' : 유전체산화막 80 : 제2폴리실리콘층
85 : 텅스텐실리사이드층 90 : 반사방지막
95 : 제4감광막 a : 게이트산화막
b : 커패시터전극
이러한 목적은 반도체기판의 트랜지스터영역에 활성영역을 형성한후 커패시터영역에서 커패시터 형성부위를 개방하도록 제1감광막을 패터닝한 후 그 부위에 산소를 주입하여 어닐링공정으로 커패시터절연산화막을 형성하는 단계와; 상기 제1감광막을 제거한 후 패드산화막, 제1폴리실리콘층 및 질화막을 적층한 후 소자분리영역형성부위를 갖도록 제2감광막을 도포하여 질화막 및 제1폴리실리콘층을 식각하여 노출시키는 단계와; 상기 소자분리영역형성부위를 통하여 패드산화막을 성장시켜 다수의 필드산화막을 형성하는 단계와; 상기 단계 후에 상기 질화막을 클리닝공정으로 제거한 후에 커패시터영역에 제3감광막을 적층하여 트랜지스터영역의 제1폴리실리콘층을 제거하여 패드산화막을 노출시키는 단계와; 상기 결과물의 전 영역에 산화막 형성공정을 진행하여 트랜지스터영역에는 게이트산화막을 커패시터영역에는 유전체산화막을 형성하는 단계와; 상기 결과물 상에 제2폴리실리콘층, 텅스텐실리사이드층 및 반사방지막을 순차적으로 적층한 후 제4감광막을 패터닝하여 반사방지막, 텅스텐실리사이드층 및 제2폴리실리사이드층을 식각하여 게이트산화막 및 커패시터전극을 형성하는 단계로 이루어진 아날로그반도체소자의 제조방법을 제공하므로써 달성된다.
그리고, 상기 제1폴리실리콘층에는 포스포로스이온이 주입되어져 산화막 성장시에 게이트산화막보다 유전체산화막이 더 두껍게 형성되어지며, 상기 제2감광막을 패터닝히여 질화막 및 제1폴리실리콘층을 식각할 때 제1폴리실리콘층을 300∼500Å의 두께를 잔류되어지며, 상기 질화막을 제거할 때 인상용액을 이용한 습식식각으로 제거하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.
도 2(a) 내지 도 2(h)는 본 발명에 따른 아날로그반도체소자의 트랜지스터 및 커패시터를 형성하는 방법을 순차적으로 보인 도면이다.
도 2(a)는 반도체기판(20)의 트랜지스터영역에 활성영역(25)을 형성한후 커패시터영역에서 커패시터 형성부위를 개방하도록 제1감광막(30)을 적층한 후 그 부위에 산소를 주입하여 어닐링공정으로 커패시터절연산화막(35)을 형성하는 상태를 도시하고 있다.
도 2(b) 및 도 2(c)는 상기 제1감광막(30)을 제거한 후 패드산화막(40), 제1폴리실리콘층(45) 및 질화막(50)을 적층한 후 소자분리영역형성부위(60)를 갖도록 제2감광막(55)을 도포하여 질화막(50) 및 제1폴리실리콘층(45) 식각하여 노출시키는 상태를 도시하고 있다.
이때, 상기 제2감광막(55)을 패터닝히여 질화막(50) 및 제1폴리실리콘층(45)을 식각할 때 제1폴리실리콘층(45)을 300∼500Å의 두께를 잔류시키도록 한다.
도 2(d)는 상기 소자분리영역형성부위(60)를 통하여 패드산화막(40)을 성장시켜 다수의 필드산화막(65)을 형성하므로 커패시터영역과 트랜지스터영역의 소자분리막으로 사용할 수 있다.
도 2(e)에 도시된 바와 같이, 상기 단계 후에 산화방지막으로 사용되는 상기 질화막(50)을 인산용액을 습식식각으로 제거한 후 커패시터영역에 제3감광막(70)을 적층하여 트랜지스터영역의 제1폴리실리콘층(45)을 건식식각으로 제거한 후에 연속하여 제3감광막(70)을 제거하고서 트랜지스터영역에 있는 패드산화막(40)을 제거하도록 한다.
도 2(f)는 상기 결과물의 전 영역에 산화막형성공정을 진행하여 트랜지스터영역에는 게이트산화막(75)을 커패시터영역에는 유전체산화막(75')을 형성하는 상태를 도시하고 있다. 이때, 상기 상기 제1폴리실리콘층(45)에는 포스포로스이온이 주입되어져 산화막 성장시에 게이트산화막(75)보다 유전체산화막(75')이 더 두껍게 형성되어진다.
도 2(g)는 상기 결과물 상에 제2폴리실리콘층(80), 텅스텐실리사이드층(85) 및 반사방지막(90)을 순차적으로 적층한 후 그 위에 제4감광막(95)을 적층한 상태를 도시하고 있다.
도 2(h)는 상기 제4감광막(95)을 패터닝하여 반사방지막(90), 텅스텐실리사이드층(85) 및 제2폴리실리사이드층(80)을 식각하여 게이트산화막(a) 및 커패시터전극(b)을 형성하는 상태를 도시하고 있다.
상기한 바와 같이 본 발명에 따른 아날로그반도체소자의 제조방법을 이용하게 되면, 반도체기판에서 커패시터가 형성될 영역에 산소를 주입하여 어닐링하여 커패시터절연산화막을 형성한 후 패드산화막 및 제1폴리실리콘층을 적층하여 커패시터의 하부전극으로 사용하고, 연속하여 게이트산화막 및 유전체산화막을 형성한 후 그 위에 제2폴리실리콘층 및 텅스텐실리사이드층을 적층하여 커패시터의 상부전극 및 트랜지스터의 게이트산화막으로 사용하므로 커패시터의 단차를 낮추어 줄 뿐만아니라 공정의 단순화를 도모하여 소자의 수율을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

Claims (4)

  1. 반도체기판에 활성영역을 형성한 후 커패시터 예정 영역이 개방되도록 제1감광막을 패터닝한 후, 산소 주입 및 어닐링공정을 실시하여 커패시터 절연산화막을 형성하는 단계와;
    상기 제1감광막을 제거한 후 패드산화막, 제1폴리실리콘층 및 질화막을 적층한 후 소자분리영역형성부위를 갖도록 제2감광막을 패터닝하여 질화막 및 제1폴리실리콘층을 식각하여 노출시키는 단계와;
    상기 소자분리영역형성부위를 통하여 다수의 필드산화막을 형성하는 단계와;
    상기 단계 후에 상기 질화막을 식각공정으로 제거한 후에 커패시터영역에 제3감광막을 적층하여 트랜지스터영역의 제1폴리실리콘층을 건식식각으로 제거하고, 연이어서 습식식각으로 패드산화막을 제거시키는 단계와;
    상기 결과물의 전 영역에 산화막 형성공정을 진행하여 트랜지스터영역에는 게이트산화막을 커패시터영역에는 유전체산화막을 형성하는 단계와;
    상기 결과물 상에 제2폴리실리콘층, 텅스텐실리사이드층 및 반사방지막을 순차적으로 적층한 후 제4감광막을 패터닝하여 반사방지막, 텅스텐실리사이드층 및 제2폴리실리사이드층을 식각하여 게이트산화막 및 커패시터전극을 형성하는 단계로 이루어진 것을 특징으로 하는 아날로그반도체소자의 제조방법.
  2. 제 1 항에 있어서, 상기 제2감광막을 패터닝하여 질화막 및 제1폴리실리콘층을 식각할 때 제1폴리실리콘층을 300∼500Å의 두께로 잔류시키는 것을 특징으로 하는 아날로그반도체소자의 제조방법.
  3. 제 1 항에 있어서, 상기 질화막을 제거할 때 인산용액을 이용한 습식식각으로 제거하는 것을 특징으로 하는 아날로그반도체소자의 제조방법.
  4. 제 1 항에 있어서, 상기 제1폴리실리콘층에는 포스포로스이온이 주입되어져 산화막 성장시에 게이트산화막보다 유전체산화막이 더 두껍게 형성되는 것을 특징으로 하는 아날로그반도체소자의 제조방법.
KR10-1998-0038756A 1998-09-18 1998-09-18 아날로그 반도체소자의 제조방법 KR100486109B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0038756A KR100486109B1 (ko) 1998-09-18 1998-09-18 아날로그 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0038756A KR100486109B1 (ko) 1998-09-18 1998-09-18 아날로그 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20000020238A true KR20000020238A (ko) 2000-04-15
KR100486109B1 KR100486109B1 (ko) 2005-08-01

Family

ID=19551138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0038756A KR100486109B1 (ko) 1998-09-18 1998-09-18 아날로그 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100486109B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022046236A1 (en) * 2020-08-28 2022-03-03 Sandisk Technologies Llc Gate material-based capacitor and resistor structures and methods of forming the same
US11322597B2 (en) 2020-08-28 2022-05-03 Sandisk Technologies Llc Gate material-based capacitor and resistor structures and methods of forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656337A (en) * 1985-10-30 1987-04-07 Dart Industries Inc. Toaster oven
JP3290506B2 (ja) * 1992-06-15 2002-06-10 旭化成マイクロシステム株式会社 半導体装置の製造方法
US5404098A (en) * 1992-08-14 1995-04-04 The Electro-Mechanics Company Method and apparatus for improved correlation of electromagnetic emmission test data
JP2874620B2 (ja) * 1995-11-14 1999-03-24 日本電気株式会社 半導体装置の製造方法
KR19980034178A (ko) * 1996-11-05 1998-08-05 김광호 반도체 메모리 장치의 커패시터 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022046236A1 (en) * 2020-08-28 2022-03-03 Sandisk Technologies Llc Gate material-based capacitor and resistor structures and methods of forming the same
US11322597B2 (en) 2020-08-28 2022-05-03 Sandisk Technologies Llc Gate material-based capacitor and resistor structures and methods of forming the same

Also Published As

Publication number Publication date
KR100486109B1 (ko) 2005-08-01

Similar Documents

Publication Publication Date Title
US4520553A (en) Process for manufacturing an integrated insulated-gate field-effect transistor
US5879997A (en) Method for forming self aligned polysilicon contact
KR100486109B1 (ko) 아날로그 반도체소자의 제조방법
US6316804B1 (en) Oxygen implant self-aligned, floating gate and isolation structure
KR100244402B1 (ko) 반도체소자의 트렌치 아이솔레이션 제조방법
US5998302A (en) Method of manufacturing semiconductor device
KR100946041B1 (ko) 듀얼 게이트 산화막 제조방법
JPH07109858B2 (ja) 半導体装置の製造方法
US5620911A (en) Method for fabricating a metal field effect transistor having a recessed gate
JP2002026309A (ja) 電界効果型トランジスタの製造方法
KR100313097B1 (ko) 아날로그반도체소자제조방법
US20030096466A1 (en) Method for forming gate dielectrics of varying thicknesses on a wafer
JPH03109739A (ja) 薄膜半導体装置の製法
KR100335131B1 (ko) 반도체 소자의 제조 방법
KR100239904B1 (ko) 아날로그 반도체소자의 전극구조 및 그 제조방법
KR100591170B1 (ko) 산화막/질화막/산화막 구조 및 고전압 소자를 갖는 반도체소자의 제조 방법
KR100240096B1 (ko) 반도체장치의 소자 제조방법
KR100868926B1 (ko) 반도체소자의 제조방법
KR20000020239A (ko) 아날로그 반도체장치의 커패시터 형성방법
KR960003779B1 (ko) 반도체 소자의 적층형 커패시터 제조 방법
KR0147770B1 (ko) 반도체 장치 제조방법
KR0157975B1 (ko) 집적회로의 스택트 캐패시터 제조방법
KR960011472B1 (ko) 반도체 기억장치 제조방법
KR100213245B1 (ko) 반도체 장치의 소자 분리 방법
JPH0448644A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170316

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee