KR20050012575A - 반도체소자의 패턴 형성방법 - Google Patents

반도체소자의 패턴 형성방법

Info

Publication number
KR20050012575A
KR20050012575A KR1020030051575A KR20030051575A KR20050012575A KR 20050012575 A KR20050012575 A KR 20050012575A KR 1020030051575 A KR1020030051575 A KR 1020030051575A KR 20030051575 A KR20030051575 A KR 20030051575A KR 20050012575 A KR20050012575 A KR 20050012575A
Authority
KR
South Korea
Prior art keywords
pattern
mask pattern
semiconductor device
etching
forming
Prior art date
Application number
KR1020030051575A
Other languages
English (en)
Other versions
KR100557949B1 (ko
Inventor
이병석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030051575A priority Critical patent/KR100557949B1/ko
Publication of KR20050012575A publication Critical patent/KR20050012575A/ko
Application granted granted Critical
Publication of KR100557949B1 publication Critical patent/KR100557949B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 패턴 형성방법에 관한 것으로, 발명의 구성은 실리콘기판상에 게이트산화막과 폴리실리콘층 및 질화막을 차례로 적층하는 단계; 상기 질화막상에 마스크패턴을 형성하는 단계; 상기 마스크패턴을 제1온도에서 1차로 하드베이크공정을 실시한후 제1온도보다 높은 제2온도에서 2차로 하드베이크공정을 실시하는 단계; 상기 하드베이크공정을 실시한후 상기 마스크패턴을 식각배리어로
상기 질화막을 식각하는 단계; 및 상기 식각공정후 상기 폴리실리콘층, 게이트산화막 및 실리콘기판을 순차적으로 식각하여 소자분리용 트렌치를 형성한후 마스크패턴을 제거하는 단계를 포함하여 구성되어, 반도체소자의 패턴 형성시에 포토마스크패턴을 경화시켜 식각시의 PR 선택비 마진을 충분히 확보할 수 있는 것이다.

Description

반도체소자의 패턴 형성방법{Method for forming pattern of semiconductor device}
본 발명은 반도체소자의 패턴 형성방법에 관한 것으로서, 보다 상세하게는 포토마스크의 경화(hardening)에 의해 반도체소자의 패턴을 형성하는 방법에 관한 것이다.
100 나노급 이하의 반도체소자에서는 패턴사이즈의 감소로 인해 포토마스크시 PR 두께가 점점 감소하는 추세에 있다. 이러한 PR 두께의 감소는 후속공정인 식각공정에서 포토마스크를 식각배리어로 패턴을 형성하는 방법을 불가능하게 만들었다.
따라서, 100나노급 이하의 반도체소자에서는 이러한 한계를 극복하기 위해 하드마스크 형태로 패턴을 형성하는 등의 다양한 방법을 모색하고 있으나, 이 방법은 공정이 복잡하고, 장비투자가 필요하며, 아울러 제조원가가 비싸지는 등의 단점이 있다.
종래의 일반적인 반도체소자의 패턴 형성방법에 대해 플래시소자의 SASTI (self aligned STI)공정을 예로 하여 도 1a 내지 도 1c를 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 패턴 형성방법을 설명 하기 위한 공정단면도이다.
종래기술에 따른 반도체소자의 패턴 형성방법은, 도 1a에 도시된 바와 같이, 실리콘기판(11)상에 게이트산화막(13)과 폴리실리콘층(15)을 차례로 증착한 후 질화막(17)을 증착하고, 이어 그 위에 ISO 마스크패턴(19)을 형성한다.
그다음, 도 1b에 도시된 바와같이, 상기 ISO 마스크패턴(19)을 식각배리어로 상기 질화막(17)을 식각한다. 이때, 상기 질화막 식각시에 상기 마스크패턴(19)이 식각되어 "A"와 같이 일부만 남게 된다.
이어서, 도 1c에 도시된 바와같이, 상기 공정을 진행한 후에 상기 폴리실리콘층(15)과 게이트산화막(13) 및 실리콘기판(11)을 차례로 식각하여 상기 실리콘기판(11)내에 트렌치(21)를 형성한다.
그러나, 상기 공정 진행후에 마스크패턴이 완전히 제거되어 하부질화막패턴이 일부가 손상을 받아 질화막 두께가 감소되었을 뿐만 아니라 "B"와 같이 트렌치 패턴크기도 커졌음을 알 수가 있다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 반도체소자의 패턴 형성시에 포토마스크패턴을 경화시켜 식각시의 PR 선택비 마진을 충분히 확보할 수 있는 반도체소자의 패턴 형성방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 패턴 형성방법을 설명 하기 위한 공정단면도,
도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 패턴 형성방법을 설명 하기 위한 공정별 단면도.
[도면부호의설명]
31 : 실리콘기판 33 : 게이트산화막
35 : 폴리실리콘층 37 : 질화막
39 : 마스크패턴 39a : 경화된 마스크패턴
41 : 트렌치
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 패턴 형성방법은,
실리콘기판상에 게이트산화막과 폴리실리콘층 및 질화막을 차례로 적층하는 단계;
상기 질화막상에 마스크패턴을 형성하는 단계;
상기 마스크패턴을 제1온도에서 1차로 하드베이크공정을 실시한후 제1온도보다 높은 제2온도에서 2차로 하드베이크공정을 실시하는 단계;
상기 하드베이크공정을 실시한후 상기 마스크패턴을 식각배리어로 상기 질화막을 식각하는 단계; 및
상기 식각공정후 상기 폴리실리콘층, 게이트산화막 및 실리콘기판을 순차적으로 식각하여 소자분리용 트렌치를 형성한후 마스크패턴을 제거하는 단계를 포함하여 구성되는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 반도체소자의 패턴 형성방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 패턴 형성방법을 설명 하기 위한 공정별 단면도이다.
본 발명에 따른 반도체소자의 패턴 형성방법은, 도 2a에 도시된 바와같이, 실리콘기판(31)상에 게이트산화막(33)과 제1폴리실리콘층(35)을 차례로 증착한 후 질화막(37)을 증착하고, 이어 그 위에 ISO 마스크패턴(39)을 형성한다.
그다음, 도 2b에 도시된 바와같이, 상기 마스크패턴(39)을 두번에 걸친 하드 베이크 공정을 진행한다. 이때, 상기 두번에 걸친 하드 베이크공정은 1차로 80∼130℃ 온도에서 진행하는 종래의 하드베이크공정을 통하여 PR속에 함유하고 있는 솔벤트를 제거하고 일부 경화를 시켜 PR 리플로우(re-flow)현상이 없도록 낮은 온도에서 베이킹을 실시한다음, 2차로 1차보다 높은 온도, 예를들어 130∼200℃에서 PR을 완전 경화시켜 경화(hardening)시킨다. 이 경우 하드 베이크시에 CD 변화가 일어나지 않도록 한다. 또한, 상기 하드베이크공정은 오븐 또는 핫 플레이트 또는 UV 베이크와 같은 방법을 사용한다.
이어서, 도 2c에 도시된 바와같이, 상기 경화처리(hardening)된 마스크패턴 (39a)을 식각배리어로 상기 질화막(37)을 식각한다. 이때, 상기 마스크패턴(39a)은 식각후에도 거의 완전히 존재함을 알 수 있다.
그다음, 도 2d에 도시된 바와같이, 상기 공정진행후에 제1폴리실리콘층(35)과 게이트산화막(33) 및 실리콘기판(31)을 차례로 식각하여 트렌치(41)를 형성한다. 이때, 식각이 완전히 끝난 후에도 마스크패턴(39a)은 여전히 남아 있음을 알 수 있다.
이어서, 도 2e에 도시된 바와같이, 상기 상기 공정진행후에 상기 마스크패턴(39a)을 제거한다. 이때, "C"에서와 같이, 트렌치패턴 크기의 변화가 없이 STI 패턴 형성이 가능하게 된다.
한편, 본 발명의 다른 실시예로서, PR을 마스크로 사용하는 모든 식각공정에서 PR 선택비를 증가시키기 위해 이중 하드 베이크공정을 실시할 수도 있다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 패턴 형성방법에 의하면, 100 나노급 이하의 디바이스에서 패턴 형성시에 마스크패턴의 이중 하드 베이크공정을 도입하여 마스크패턴을 경화시키므로써 식각시 충분한 식각배리어로 작용할 수 있도록 하여 서브 나노급 디바이스의 PR 패턴을 이용한 패턴 형성이 가능하다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

  1. 실리콘기판상에 게이트산화막과 폴리실리콘층 및 질화막을 차례로 적층하는 단계;
    상기 질화막상에 마스크패턴을 형성하는 단계;
    상기 마스크패턴을 제1온도에서 1차로 하드베이크공정을 실시한후 제1온도보다 높은 제2온도에서 2차로 하드베이크공정을 실시하는 단계;
    상기 하드베이크공정을 실시한후 상기 마스크패턴을 식각배리어로 상기 질화막을 식각하는 단계; 및
    상기 식각공정후 상기 폴리실리콘층, 게이트산화막 및 실리콘기판을 순차적으로 식각하여 소자분리용 트렌치를 형성한후 마스크패턴을 제거하는 단계를 포함하여 구성되는 것을 특징으로하는 반도체소자의 패턴 형성방법.
  2. 제1항에 있어서, 상기 마스크패턴으로는 포지티브 PR를 사용하는 것을 특징으로하는 반도체소자의 패턴 형성방법.
  3. 제1항에 있어서, 상기 1차 하드베이크공정은 80∼130℃ 온도에서 진행한 후 2차 하드베이크공정은 130∼200℃온도에서 실시하는 것을 특징으로하는 반도체소자의 패턴 형성 방법.
  4. 제1항에 있어서, 상기 하드베이크공정은 오븐 또는 핫 플레이트 또는 UV 베이크와 같은 방법을 사용하는 것을 특징으로하는 반도체소자의 패턴 형성방법.
    특징으로하는 반도체소자의 패턴 형성방법.
KR1020030051575A 2003-07-25 2003-07-25 반도체소자의 패턴 형성방법 KR100557949B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030051575A KR100557949B1 (ko) 2003-07-25 2003-07-25 반도체소자의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030051575A KR100557949B1 (ko) 2003-07-25 2003-07-25 반도체소자의 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20050012575A true KR20050012575A (ko) 2005-02-02
KR100557949B1 KR100557949B1 (ko) 2006-03-10

Family

ID=37224520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030051575A KR100557949B1 (ko) 2003-07-25 2003-07-25 반도체소자의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100557949B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180045150A (ko) * 2016-10-25 2018-05-04 삼성전자주식회사 증착 장치 및 이를 이용한 비휘발성 메모리 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180045150A (ko) * 2016-10-25 2018-05-04 삼성전자주식회사 증착 장치 및 이를 이용한 비휘발성 메모리 장치의 제조 방법

Also Published As

Publication number Publication date
KR100557949B1 (ko) 2006-03-10

Similar Documents

Publication Publication Date Title
US7163898B2 (en) Method for manufacturing semiconductor integrated circuit structures
JP2006303403A (ja) フラッシュメモリ素子の製造方法
KR20030086837A (ko) 반도체 소자의 콘택홀 형성 방법
US7687388B2 (en) Method of fabricating semiconductor high-voltage device comprising the steps of using photolithographic processes to form nitride spacer regions and dry etch process to form deep trench regions
KR100557949B1 (ko) 반도체소자의 패턴 형성방법
KR100293453B1 (ko) 듀얼 게이트 산화막의 형성방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US6579792B2 (en) Method of manufacturing a semiconductor device
KR100567062B1 (ko) 정렬패턴 형성방법
KR100796515B1 (ko) 반도체 소자 형성방법
KR100640974B1 (ko) 반도체 소자의 제조방법
KR100489350B1 (ko) 반도체소자의 게이트 형성방법
KR100670391B1 (ko) 반도체 소자의 삼중 게이트 형성 방법
KR100365756B1 (ko) 반도체소자의콘택홀형성방법
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100499410B1 (ko) 반도체소자의 소자분리막 형성방법
KR100800868B1 (ko) 반도체 소자의 제조 방법
KR100526470B1 (ko) 플래쉬 메모리의 게이트 형성방법
KR100333370B1 (ko) 반도체 소자의 제조 방법
KR920001879B1 (ko) 고압, 저압병용 시모스 트랜지스터의 제조방법
KR100202657B1 (ko) 트랜지스터의 제조방법
KR100451669B1 (ko) 반도체 플래시 메모리 셀 제조 방법
KR20080038998A (ko) 반도체 소자의 듀얼 다마신 형성방법
KR20070096605A (ko) 낸드 플래시 메모리 소자의 버니어 키 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee