KR960036099A - 박막 트랜지스터 제조 방법 - Google Patents
박막 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR960036099A KR960036099A KR1019950006370A KR19950006370A KR960036099A KR 960036099 A KR960036099 A KR 960036099A KR 1019950006370 A KR1019950006370 A KR 1019950006370A KR 19950006370 A KR19950006370 A KR 19950006370A KR 960036099 A KR960036099 A KR 960036099A
- Authority
- KR
- South Korea
- Prior art keywords
- source
- drain
- photoresist
- nitride film
- polysilicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000010409 thin film Substances 0.000 title claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 13
- 229920005591 polysilicon Polymers 0.000 claims abstract 13
- 239000010408 film Substances 0.000 claims abstract 12
- 150000004767 nitrides Chemical class 0.000 claims abstract 9
- 238000005530 etching Methods 0.000 claims abstract 5
- 238000000034 method Methods 0.000 claims abstract 5
- 239000004065 semiconductor Substances 0.000 claims abstract 5
- 230000004888 barrier function Effects 0.000 claims abstract 4
- 238000000151 deposition Methods 0.000 claims 3
- 230000007261 regionalization Effects 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 3
- 230000007547 defect Effects 0.000 abstract 3
- 229920002994 synthetic fiber Polymers 0.000 abstract 2
- 239000000356 contaminant Substances 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Weting (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자 제조 방법
2. 발명이 해결하려고 하는 기술적 과제.
종래에는 소오스/드레인용 폴리실리콘의 패턴 형성을 위해, 포토레지스트 패턴을 형성한 후 이를 식각 배리어로 이용하여 상기 소오스/드레인용 폴리실리콘의 식각을 실시하였는데. 포토마스크 공정 및 포토레지스트 제거 공정을 거치면서 소오스/드레인용 폴리실리콘에 합성물질의 결함. 오염물질 등이 형성되어 소자 불량의 원인을 초래하는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
소오스/드레인용 폴리실리콘을 증착하고, 하부층의 손실없이 쉽게 제거할 수 있도록 500Å내지 1000Å정도의 얇은 두께로 질화막을 증착한 다음, 포토레지스트를 도포하고 소오스/드레인용 폴리실리콘의 패턴 형성을 위한 소정의 포토레지스트 패턴을 형성하고, 이를 식각 배리어로 이용하여 상기 질화막과 소오스/드레인용 폴리실리콘을 차례로 식각함으로써 합성물질의 결함을 억제하고자 함.
4. 발명의 중요한 용도.
고집적 반도체 소자, 특히 박막 트랜지스터의 제조에 이용됨.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 박막 트랜지스터 제조 방법에 따른 제조 공정도.
Claims (5)
- 박막 트랜지스터를 제조하는 방법에 있어서, 반도체 기판상에 절연층이 형성된 구조에 소오스/드레인용 폴리실리콘을 증착하고, 그 위에 질호막을 소정의 두께로 증착한 다음, 포토레지스트를 도포하는 단계와, 상기 소오스/드레인용 폴리실리콘의 패턴 형성을 위한 소정의 포토레지스트 패턴을 형성하는 단계와, 상기 소오스/드레인용 폴리실리콘의 패턴 형성을 위한 소정의 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 배리어로 이용하여 상기 질화막과 소오스/드레인용 폴리실리콘을 차례로 식각하는 단계와 잔류 포토레지스트와 질화막을 제거하는 단계 및 게이트 산화막을 증차하고 게이트 전극 및 소오스/드레인 영역을 형성하는 단계를 포함해서 이루어진 박막 트랜지스터 제조 방법
- 제1항에 있어서, 상기 질호막의 두께는 500Å내지 1000Å인 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 박막 트랜지터를 제조하는 방법에 있어서, 반도체 기판상에 게이트 전극과 게이트 산화막 및 소오스/드레인용 폴리실리콘층이 형성된 구조에 질화막을 소정의 두께로 증착하는 단계와, 상기 소오스/드레인용 폴리실리콘층의 패턴 형성을 위한 소정의 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 배리어로 이용하여 상기 질화막과 소오스/드레인용 폴리실리콘층을 차례로 식각하는 단계 및 잔류 포토레지스트를 제거하는 단계를 포함해서 이루어진 박막 트랜지스터 제조 방법.
- 제3항에 있어서, 포토레지스트를 제거한 후 상기 질화막을 제거하는 단계를 더 포함하는 것을 특징으로 박막 트랜지스터 제조 방법
- 제3항 또는 제4항에 있어서, 상기 질화막의 두께는 500Å내지 1000Å인 것을 특징으로 하느 박막 트랜지스터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006370A KR0171976B1 (ko) | 1995-03-24 | 1995-03-24 | 박막 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006370A KR0171976B1 (ko) | 1995-03-24 | 1995-03-24 | 박막 트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960036099A true KR960036099A (ko) | 1996-10-28 |
| KR0171976B1 KR0171976B1 (ko) | 1999-02-01 |
Family
ID=19410518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950006370A KR0171976B1 (ko) | 1995-03-24 | 1995-03-24 | 박막 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0171976B1 (ko) |
-
1995
- 1995-03-24 KR KR1019950006370A patent/KR0171976B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0171976B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960036099A (ko) | 박막 트랜지스터 제조 방법 | |
| KR960035905A (ko) | 드레인 오프셋 구조의 박막 트랜지스터 제조 방법 | |
| KR980006461A (ko) | 박막 트랜지스터의 게이트절연막 식각방법 | |
| KR960026174A (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR920001879B1 (ko) | 고압, 저압병용 시모스 트랜지스터의 제조방법 | |
| KR980006528A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR950004583A (ko) | 박막 트랜지스터 제조방법 | |
| KR970003962A (ko) | 반도체 소자의 고집적 트렌지스터 제조 방법 | |
| KR960002742A (ko) | 반도체소자의 제조방법 | |
| KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR970030497A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR960030329A (ko) | 반도체 매몰 접촉창(buried contact) 형성방법 | |
| KR930020716A (ko) | Itldd 구조의 반도체장치의 제조방법 | |
| KR960026165A (ko) | 반도체 소자 콘택홀 형성방법 | |
| KR970004092A (ko) | 평탄화된 박막 트랜지스터의 제조 방법 | |
| KR920022552A (ko) | 라운드 트랜치 게이트를 갖는 반도체메모리소자의 제조방법 | |
| KR930001458A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR940016920A (ko) | 저부게이트 박막트랜지스터 제조방법 | |
| KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR970052124A (ko) | 반도체 소자의 금속 라인 형성 방법 | |
| KR930020655A (ko) | 박막트랜지스터의 제조방법 | |
| KR960042911A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR950025902A (ko) | 이온주입 장벽용 포토레지스트 제거 방법 | |
| KR970023736A (ko) | 반도체장치의 콘택부 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |