KR930020655A - 박막트랜지스터의 제조방법 - Google Patents
박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR930020655A KR930020655A KR1019920005271A KR920005271A KR930020655A KR 930020655 A KR930020655 A KR 930020655A KR 1019920005271 A KR1019920005271 A KR 1019920005271A KR 920005271 A KR920005271 A KR 920005271A KR 930020655 A KR930020655 A KR 930020655A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- predetermined
- etching
- thickness
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
소정부분의 식각시 그 식각되는 부분과 식각선택비가 비슷한 재질이 그 하부에 있을경우 과잉식각에 의한 손상을 방지할 수 있도록 한 박막트랜지스터의 제조방법에 관한 것으로, 기판상에 소정길이의 게이트를 형성하고 전면에 소정두께의 절연막, 최종형성 두께보다 두꺼운 비정질실리콘을 차례로 증착시키는 제1공정과, 상기 비정질 실리콘을 소오스 및 드레인전극 형성영역으로 한정해서 그 부분에 대해서 일정 두께가 되도록 식각하는 제2공정과, 전면에 소정도전형의 비정질 실리콘을 도포하는 제3공정과, 상기 소정도전형의 비정질실리콘과 상기 비정질실리콘을 트랜지스터 형성영역만 남기고 제거하는 제4공정과, 그 위에 소오스 및 드레인전극을 형성한후 상기 전극형성시 노출된 소정도전형의 비정질실리콘을 식각하고 그 하부의 비정질실리콘의 일정 두께가 되도록 더 식각하는 제5공정으로 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (가)∼(마)는 본 발명에 따른 박막트랜지스터의 제조공정도이다.
Claims (3)
- 기판상에 소정길이의 게이트를 형성하고 전면에 소정두께의 절연막, 최종형성 두께보다 두꺼운 비정질실리콘을 차례로 증착시키는 제1공정과, 상기 비정질실리콘을 소오스 및 드레인전극 형성영역으로 한정해서 그 부분에 대해서 일정두께가 되도록 식각하는 제2공정과, 전면에 소정도전형의 비정질실리콘을 도포하는 제3공정과, 상기 소정도전형의 비정질실리콘과 상기 비정질실리콘을 트랜지스터 형성영역만 남기고 제거하는 제4공정과, 그위에 소오스 및 드레인전극을 형성한 후 상기 전극형성시 노출된 소정도전형의 비정질실리콘을 식각하고 그 하부의 비정질실리콘의 일정두께가 되도록 더 식각하는 제5공정을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제5공정중 비정질실리콘의 남은 두께는 상기 제2공정의 비정질실리콘의 남은두께와 동일함을 특징으로 하는 박막트랜지스터의 제조방법.
- 제2항에 있어서, 상기 제5공정중의 비정질실리콘의 식각은 소정도전형의 비정질실리콘의 과잉식각으로 됨을 특징으로 하는 박막트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005271A KR100217140B1 (ko) | 1992-03-30 | 1992-03-30 | 박막트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005271A KR100217140B1 (ko) | 1992-03-30 | 1992-03-30 | 박막트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020655A true KR930020655A (ko) | 1993-10-20 |
| KR100217140B1 KR100217140B1 (ko) | 1999-09-01 |
Family
ID=19331095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920005271A KR100217140B1 (ko) | 1992-03-30 | 1992-03-30 | 박막트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100217140B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100362191B1 (ko) * | 1995-12-07 | 2003-03-06 | 주식회사 하이닉스반도체 | 반도체소자의박막트랜지스터및그제조방법 |
-
1992
- 1992-03-30 KR KR1019920005271A patent/KR100217140B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100362191B1 (ko) * | 1995-12-07 | 2003-03-06 | 주식회사 하이닉스반도체 | 반도체소자의박막트랜지스터및그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100217140B1 (ko) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970072480A (ko) | 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 | |
| KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
| KR930020655A (ko) | 박막트랜지스터의 제조방법 | |
| KR970072497A (ko) | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 | |
| KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR940016914A (ko) | 박막트랜지스터 제조방법 | |
| KR970004070A (ko) | 리세스 된 게이트 전극을 갖는 반도체장치 및 그 제조방법 | |
| KR930005252A (ko) | 박막 트랜지스터의 제조방법 | |
| KR940016915A (ko) | 박막트랜지스터 제조방법 | |
| KR930005239A (ko) | Tft의 제조방법 | |
| KR930003364A (ko) | 반도체 장치의 제조방법 | |
| KR980006514A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR950034828A (ko) | 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조 | |
| KR960036058A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR950007167A (ko) | 메스패트(mesfet) 제조방법 | |
| KR910013489A (ko) | 박막 트랜지스터와 그 제조방법 | |
| KR940009760A (ko) | 콘택 접속을 위한 패드 폴리실리콘 형성 방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR920020674A (ko) | 반도체 장치 및 그 제조방법 | |
| KR940016742A (ko) | 박막트랜지스터 및 그 게이트전극 제조방법 | |
| KR970018704A (ko) | 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR970052292A (ko) | 반도체소자의 제조방법 | |
| KR970018247A (ko) | 반도체 메모리 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |