KR980006514A - 박막 트랜지스터 및 그 제조 방법 - Google Patents
박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR980006514A KR980006514A KR1019960020949A KR19960020949A KR980006514A KR 980006514 A KR980006514 A KR 980006514A KR 1019960020949 A KR1019960020949 A KR 1019960020949A KR 19960020949 A KR19960020949 A KR 19960020949A KR 980006514 A KR980006514 A KR 980006514A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etch stopper
- gate electrode
- high concentration
- stepped
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 에치 스토퍼 위에 형성되어 있는 크롬 산화막에 의해 단차가 형성되어 있는 박막 트랜지스터 및 그 제조 방법에 관한 것이다.기판위에 게이트 전극, 게이트 절연막 및 반도체층을 차례로 형성하고 질화막과 산화막을 증착하고 산화막을 식각하여 단차층을 형성하고 질화막을 단차층을 마스크로하여 습식 식각 방법으로 과도 식각하여 에치 스토퍼를 형성하고 제1 도전형 콘택층을 형성함과 동시에 고농도 제1 도전형 비정질 실리콘층을 형성하고 금속막을 증착하여 소스/드레인 전극을 형성함과 동시에 라이트 실드를 형성한다. 따라서, 본 발명에 따른 박막 트랜지스터 는 단차층을 이용하여 에치 스토퍼를 형성하기 때문에 에치 스토퍼를 높게 형성하지 않아도 되므로 생산성을 향상시킬 수 있고, 두 전극과 라이트 실드와 두 전극을 쉽게 완전히 분리할 수 있어 공정 조건 설정에 어려운 점이 없으므로 실현성 및 재현성 관리가 쉬워짐에 따라 공정 수율을 향상시키는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 실시예에 따른 라이트 실드형 박막 트랜지스터의 구조를 도시한 단면도이다.
제5도는 본 발명의 실시예에 따른 반 자기 정합형 박막 트랜지스터의 구조를 도시한 단면도이다.
Claims (3)
- 기판, 상기 기판위에 형성되어 있는 게이트 전극, 상기 게이트 전극을 덮는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층의 상기 게이트 전극 보다 좁은 폭으로 형성되어 있는 에치 스토퍼, 상기 에치 스토퍼 위에 상기 게이트 전극에 대응하는 폭으로 형성되어 있는 단차층, 상기 단차층 위에 형성되어 있는 고농도 제1 도전형 실리콘층, 상기 고농도 제1 도전형 실리콘층 위에 형성되어 있는 라이트실드, 상기 에치 스토퍼를 중심으로 양쪽의 상기 반도체층 위에 형성되어 있는 콘택층, 상기 고농도 콘택층 상부에 각각 형성되어 있는 소스/드레인 전극을 포함하는 라이트 실드형 박막 트랜지스터.
- 기판, 상기 기판위에 형성되어 있는 게이트 전극, 상기 게이트 전극을 덮는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층의 상기 게이트 전극 보다 좁은 폭으로 형성되어 있는 에치 스토퍼, 상기 에치 스토퍼 위에 상기 게이트 전극에 대응하는 폭으로 형성되어 있는 단차층, 상기 단차층 위에 형성되어 있으며 중앙에 개구부를 갖는 고농도 제1 도전형 실리콘층, 상기 고농도 제1 도전형 실리콘층 위에 형성되어 있으며 중앙에 개구부를 갖는 라이트 실드, 상기 에치 스토퍼를 중심으로 양쪽의 상기 반도체층 위에 형성되어 있는 콘택층, 상기 고농도 콘택층 상부에 각각 형성되어 있는 소스/드레인 전극을 포함하는 반자기 정합형 박막 트랜지스터.
- 기판 위에 게이트 전극, 게이트 절연막 및 반도체층을 차례로 형성하는 단계, 질화막과 산화막을 증착하고 상기 산화막을 식각하여 단차층을 형성하는 단계, 상기 질화막을 상기 단차층을 마스크로하여 습식 식각 방법으로 과도식각하여 에치 스토퍼를 형성하는 단계, 제1 도전형 콘택층을 형성함과 동시에 고농도 제1 도전형 비정질 실리콘층을 형성하는 단계, 금속막을 증착하여 소스/드레인 전극을 형성함에 동시에 라이트 실드를 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020949A KR980006514A (ko) | 1996-06-12 | 1996-06-12 | 박막 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020949A KR980006514A (ko) | 1996-06-12 | 1996-06-12 | 박막 트랜지스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980006514A true KR980006514A (ko) | 1998-03-30 |
Family
ID=66283964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960020949A KR980006514A (ko) | 1996-06-12 | 1996-06-12 | 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980006514A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8519393B2 (en) | 2009-12-10 | 2013-08-27 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
-
1996
- 1996-06-12 KR KR1019960020949A patent/KR980006514A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8519393B2 (en) | 2009-12-10 | 2013-08-27 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746628A (en) | Method for making a thin film transistor | |
| US4700458A (en) | Method of manufacture thin film transistor | |
| KR100192347B1 (ko) | 액정표시장치의 구조 및 제조방법 | |
| KR980006265A (ko) | 액티브매트릭스기탄 및 그 제조방법 | |
| KR970072480A (ko) | 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 | |
| US5173753A (en) | Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| KR19990006206A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR970053971A (ko) | 정전기 방지용 트랜지스터 및 그의 제조방법 | |
| US6323034B1 (en) | Amorphous TFT process | |
| KR980006514A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPH0612780B2 (ja) | 薄膜トランジスタアレイの製造法 | |
| KR970072497A (ko) | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 | |
| JPS61187369A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07312426A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH118396A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| KR100217140B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPS5818966A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| KR940016914A (ko) | 박막트랜지스터 제조방법 | |
| JPS6323669B2 (ko) | ||
| KR960012640B1 (ko) | Tft 제조방법 | |
| KR100270363B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100301851B1 (ko) | 박막트랜지스터제조방법 | |
| KR0140635B1 (ko) | 박막트랜지스터 제조방법 | |
| US4138781A (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |