KR970053971A - 정전기 방지용 트랜지스터 및 그의 제조방법 - Google Patents

정전기 방지용 트랜지스터 및 그의 제조방법 Download PDF

Info

Publication number
KR970053971A
KR970053971A KR1019950069471A KR19950069471A KR970053971A KR 970053971 A KR970053971 A KR 970053971A KR 1019950069471 A KR1019950069471 A KR 1019950069471A KR 19950069471 A KR19950069471 A KR 19950069471A KR 970053971 A KR970053971 A KR 970053971A
Authority
KR
South Korea
Prior art keywords
field oxide
oxide film
electrode
gate electrode
gate
Prior art date
Application number
KR1019950069471A
Other languages
English (en)
Other versions
KR100214855B1 (ko
Inventor
김재갑
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950069471A priority Critical patent/KR100214855B1/ko
Priority to JP8358678A priority patent/JPH1022461A/ja
Publication of KR970053971A publication Critical patent/KR970053971A/ko
Application granted granted Critical
Publication of KR100214855B1 publication Critical patent/KR100214855B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 정전기 방지용 트랜지스터 및 그의 제조방법에 관한 것으로 보다 구체적으로는, 반도체 소자의 정전기 방지회로를 구성하는 트랜지스터의 공정 단계를 최소화하여 효과적인 정전기 방지를 이룰 수 있는 정전기 방지용 트랜지스터 및 그의 제조방법에 관한 것으로, 본 발명은 반도체 기판 상부의 접합 영역 에정 부위에 필드 산화막을 형성하고, 전체 구조 상부에 게이트 산화막과 게이트 전극용 전도층을 증착하고, 전도층을 식각 하여 게이트 전극을 형성하고, 게이트 전극 사이의 노출된 기판 부위에 필드 산화막을 사이에 두고 접합 영역을 형성한 다음, 접합 영역 상부에 금속층 또는 금속 실리사이드를 형성하는 단계를 포함한다.

Description

정전기 방지용 트랜지스터 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 (가) 내지 (다)는 본 발명의 일 실시예에 따른 정전기 방지용 트랜지스터의 제조방법을 설명하기 위한 단면도.

Claims (9)

  1. 반도체 기판의 각각의 접함 영역 예정 부위에 형성된 필드 산화막과, 상기 필드 산화막 하부 및 일정 부분 필드 산화막의 양측부로 확장되어 형성된 웰과, 상기 각각 의 필드 산화막 사이에 상기 필드 산화막과 일정 간격 이격되도록 형성된 게이트 전극과, 상기 게이트 전극의 양측의 기판 부위에 필드 산화막을 사이에 두고 형성된 제1, 제2드레인 전극과 제1,제2소오스 전극, 상기 제1,제2드레인 전극, 제1, 제2소오스 전극및 게이트 전극 상부에 형성된 금속층 또는 금속 실리사이드층을 포함하는 것을 특징으로 하는 정전기 방지용 트랜지스터.
  2. 제1항에 있어서, 상기 제1드레인 전극과 제2드레인 전극 또는 제1소오스 전극과 제2소오스 전극 사이에 필드 산화막이 위치하는 것을 특징으로 하는 정전기 방지용 트랜지스터.
  3. 반도체 기판의 드레인 전극 예정 부위의 소정 영역에 형성된 필드 산화막과, 상기 필드 산화막 하부 및 그 양측부로 확장되어 형성된 웰과, 상기 필드 산화막과 일정 거리만큼 이격되도록 형성된 게이트 전극과 상기 게이트 전극의 양측의 기판 부위에 필드 산화막을 사이에 두고 형성된 제1, 제2드레인 전극과 소오스전극, 상기 제1, 제2드레인 전극, 소오스 전극 및 게이트 전극 상부에 형성된 금속층 또는 금속 실리사이드층을 포함하는 것을 특징으로 하는 정전기 방지용 트랜지스터.
  4. 반도체 기판상부의 접합 영역 예정 부위에 필드 산화막과 상기 필드 산화막 하부에 일정 부분 확장된 웰을 형성하는 단계 상기 구조물 상부에 게이트 산화막과 게이트 전극용 전도층을 증착하는 단계 상기 게이트 전극용 전도층을 소정 부분 식각하여 게이트 전극을 형성하는 단계; 상기 게이트 전극 사이의 노출된 기판부위에 필드 산화막을 사이에 두고 접합 영역을 형성하는 단계; 및 상기 접합 영역 상부에 금속층 또는 금속실리사이드를 형성하는 단게를 포함하는 것을 특징으로 하는 정전기 방지용 트랜지스터의 제조 방법.
  5. 제4항에 있어서, 상기 금속층은 텅스텐인 것을 특징으로 하는 정전기 방지용 트랜지스터의 제조 방법.
  6. 제5항에 있어서, 상기 텅스텐은 WF6/H2혼합가스 WF6/SiH4혼합가스 중 선택되는 하나를 이용하여 형성하는 것을 특징으로 하는 정전기 방지용 트랜지스터의 제조방법.
  7. 제5항에 있어서, 상기 금속 실리사이드는 접합 영역까지 형성된 반도체 기판 상부에 내화성 금속막을 형성하고, 500 내지 800℃의 온도에서 열처리하여 실리콘과 접속된 부분을 실리사이드화하고, 잔조하는 내화성 금속막을 제거하는 것을 특징으로 하는 정전기 방지용 트랜지스터의 제조 방법.
  8. 제7항에 있어서, 상기 내화성 금속막은 티타늄 크롬, 플란티튬 중 선택되는 하나의 금속인 것을 특징으로 하는 정전기 방지용 트랜지스터의 제조방법.
  9. 제7항에 또는 제8항에 있어서, 상기 잔조하는 내화성 금속막의 식각은, NH4OH/H2O2/H2O 혼합 용액 또는 H2SO4/H|2O2혼합 용액으로 식각하는 것을 특징으로 하는 정전기 방지용 트랜지스터의 제조방법.
    ※ 참고 사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069471A 1995-12-30 1995-12-30 정전기 방지용 트랜지스터 및 그의 제조방법 KR100214855B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950069471A KR100214855B1 (ko) 1995-12-30 1995-12-30 정전기 방지용 트랜지스터 및 그의 제조방법
JP8358678A JPH1022461A (ja) 1995-12-30 1996-12-27 静電気放電保護用トランジスターおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069471A KR100214855B1 (ko) 1995-12-30 1995-12-30 정전기 방지용 트랜지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR970053971A true KR970053971A (ko) 1997-07-31
KR100214855B1 KR100214855B1 (ko) 1999-08-02

Family

ID=19448466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069471A KR100214855B1 (ko) 1995-12-30 1995-12-30 정전기 방지용 트랜지스터 및 그의 제조방법

Country Status (2)

Country Link
JP (1) JPH1022461A (ko)
KR (1) KR100214855B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057086A (ko) * 2000-12-30 2002-07-11 임철호 집적회로의 정전기 보호 입출력회로 제조공정

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4589468B2 (ja) * 1998-11-06 2010-12-01 セイコーエプソン株式会社 Ｍｏｓトランジスタの製造方法およびｍｏｓトランジスタ
KR20000066450A (ko) * 1999-04-16 2000-11-15 김영환 정전기 보호용 트랜지스터 및 그의 제조 방법
JP3430080B2 (ja) 1999-10-08 2003-07-28 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6310380B1 (en) * 2000-03-06 2001-10-30 Chartered Semiconductor Manufacturing, Inc. Electrostatic discharge protection transistor structure with a trench extending through the source or drain silicide layers
JP2007194656A (ja) * 2007-03-16 2007-08-02 Seiko Epson Corp Ｍｏｓトランジスタの製造方法およびｍｏｓトランジスタ
KR100940625B1 (ko) * 2007-08-31 2010-02-05 주식회사 동부하이텍 엘씨디 구동 칩 및 그 제조방법
KR100954907B1 (ko) 2007-12-21 2010-04-27 주식회사 동부하이텍 반도체 소자의 테스트 패턴 및 그 제조방법
JP5511395B2 (ja) * 2010-01-06 2014-06-04 セイコーインスツル株式会社 半導体装置
CN113497025B (zh) * 2020-04-03 2023-11-07 无锡华润微电子有限公司 用于静电防护的soi栅极接地mos器件结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057086A (ko) * 2000-12-30 2002-07-11 임철호 집적회로의 정전기 보호 입출력회로 제조공정

Also Published As

Publication number Publication date
KR100214855B1 (ko) 1999-08-02
JPH1022461A (ja) 1998-01-23

Similar Documents

Publication Publication Date Title
US4746628A (en) Method for making a thin film transistor
KR970053971A (ko) 정전기 방지용 트랜지스터 및 그의 제조방법
KR100190365B1 (ko) 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법
JPS59108360A (ja) 半導体装置
KR880009426A (ko) 반도체 메모리장치 및 그 제조방법
KR970072497A (ko) 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판
JPS63193568A (ja) 薄膜トランジスタ
KR960042957A (ko) 반도체 소자의 확산방지층 형성방법
KR970018661A (ko) 장벽층을 갖는 텅스텐 폴리사이드 게이트 전극 형성 방법
KR960043169A (ko) 반도체 소자의 트랜지스터 제조방법
KR980006514A (ko) 박막 트랜지스터 및 그 제조 방법
KR960039215A (ko) 박막트랜지스터 오믹콘택형성방법
KR970054517A (ko) 박막 트랜지스터의 제조방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR940012653A (ko) 박막트랜지스터 제조방법
KR940006284A (ko) 다층 도체 시스템의 제조방법
KR950021102A (ko) 반도체 소자의 금속배선 형성방법
KR910013508A (ko) 텅스텐 실리사이드를 이용한 접속영역 형성방법
KR950030384A (ko) 박막 트랜지스터 구조
KR970052480A (ko) 폴리사이드 구조의 게이트 형성방법
KR970052292A (ko) 반도체소자의 제조방법
KR980005678A (ko) 반도체 소자의 폴리사이드 구조 및 그의 형성방법
KR980005454A (ko) 반도체 소자의 게이트 전극 형성 방법
KR970052785A (ko) 반도체 소자 제조방법
KR960006086A (ko) 이중 채널을 갖는 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee