KR950030384A - 박막 트랜지스터 구조 - Google Patents
박막 트랜지스터 구조 Download PDFInfo
- Publication number
- KR950030384A KR950030384A KR1019940007863A KR19940007863A KR950030384A KR 950030384 A KR950030384 A KR 950030384A KR 1019940007863 A KR1019940007863 A KR 1019940007863A KR 19940007863 A KR19940007863 A KR 19940007863A KR 950030384 A KR950030384 A KR 950030384A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- pixel electrode
- transistor structure
- source
- Prior art date
Links
Abstract
본 발명은 박막 트랜지스터 구조에 관한 것으로, 종래 박막 트랜지스터는 베리어층과 소오스/드레인전극을 형성하기 위해서 많은 공정을 수행하게 되어 제조공정이 복잡해지고, 베리어층과 알루미늄 사이의 계면에서 이들의 화합물이 생성되어 계면의 에칭이 불균일하게 생성될 수 있으며, 또한, 에칭속도가 다르기 때문에 언더컷(undercut)이 발생하는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위하여 화소전극인 ITO물질을 베리어물질로 사용하고 그 화소전극위에 소오스/드레인전극용 알루미늄을 단일구조로 증착함으로써 화소전극에 의해 알루미늄이 비정질실리콘으로의 확산을 방지토록 하는 박막 트랜지스터 구조를 제공하는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명 박막 트랜지스터의 단면구조도, 제6도의 (가) 내지 (라)는 제5도에 대한 제조공정도.
Claims (2)
- 기판상에 게이트전극과 게이트절연막이 차례로 형성되고, 상기 게이트절연막위에 반도체층이 형성되며, 상기 반도체층위에 채널부위가 식각된 불순물반도체층이 형성되며, 채널부분의 일부를 포함한 상기의 불순물 반도체층이에 화소전극이 형성되며, 상기 화소전극위에 소오스/드레인전극이 형성되어 구성되는 것을 특징으로 하는 박막 트랜지스터 구조.
- 제1항에 있어서, 상기 소오스/드레인전극은 150∼200℃ 사이에서 형성되는 것을 특징으로 하는 박막 트랜지스터 구조.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940007863A KR950030384A (ko) | 1994-04-14 | 1994-04-14 | 박막 트랜지스터 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940007863A KR950030384A (ko) | 1994-04-14 | 1994-04-14 | 박막 트랜지스터 구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950030384A true KR950030384A (ko) | 1995-11-24 |
Family
ID=66677371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940007863A KR950030384A (ko) | 1994-04-14 | 1994-04-14 | 박막 트랜지스터 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950030384A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101274684B1 (ko) * | 2006-08-03 | 2013-06-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
-
1994
- 1994-04-14 KR KR1019940007863A patent/KR950030384A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101274684B1 (ko) * | 2006-08-03 | 2013-06-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930017218A (ko) | 박막전계효과 트랜지스터 및 그 제조방법 | |
| KR850005163A (ko) | 전계효과형 트랜지스터의 제조방법 | |
| KR19990006206A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR970053971A (ko) | 정전기 방지용 트랜지스터 및 그의 제조방법 | |
| KR900015311A (ko) | 반도체장치 및 그 제조방법 | |
| KR950030384A (ko) | 박막 트랜지스터 구조 | |
| KR960032776A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR940010384A (ko) | 박막트랜지스터 제조방법 | |
| KR970054431A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR970003962A (ko) | 반도체 소자의 고집적 트렌지스터 제조 방법 | |
| KR930005239A (ko) | Tft의 제조방법 | |
| KR970054470A (ko) | 디램 셀(DRAM cell) 트랜지스터 및 그 제조방법 | |
| KR970054507A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR950007148A (ko) | 다결정 실리콘 박막트랜지스터 | |
| KR970054387A (ko) | 모스트랜지스터 제조 방법 | |
| KR960026955A (ko) | 모스 전계효과 트랜지스터 및 그 제조방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR950015813A (ko) | 박막트랜지스터의 제조방법 | |
| KR980005881A (ko) | 반도체 소자의 제조방법 | |
| KR940022897A (ko) | 박막트랜지스터 제조방법 | |
| KR970024260A (ko) | 채널 영역 아래에 산화막을 가지는 트랜지스터 | |
| KR970018723A (ko) | 스태틱 램 셀의 박막 트랜지스터 및 그 제조방법 | |
| KR970054395A (ko) | 정상적으로 온 상태의 모스 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |