KR950015813A - 박막트랜지스터의 제조방법 - Google Patents

Abstract

본 발명은 박막트랜지스터(Thin Film Transistor, TFT) 제조방법에 관한 것으로, 특히 박막트랜지스터 접합부분의 반도체 박막의 특성을 향상 시키도록 한 박막트랜지스터의 제조방법에 관한 것이다.

이와같이 본 발명은 유리기판(1) 위에 금속으로 게이트 전극(2)을 형성하고 전면에 게이트 절연막(3)을 형성하는 공정과, 전면에 투명 도전막을 증착하고 패터닝하여 소오스 전극(4a)을 형성하는 공정과, 전면에 카드뮴 세레나이드(CdSe) (8)을 증착하고 소오스 및 드레인 영역과 채널영역에만 남도록 패터닝하는 공정과, 전면에 제1 절연막(6)을 증착하고 상기 소오스 전극(4a)과 채널부분에만 남도록 제1 절연막(6)을 패터닝하는 공정과, 전면에 인듐을 증착하고 드레인 영역에만 남도록 패터닝하여 드레인 전극(4b)을 형성하는 공정과, 전면에 보호용 제2절연막(9)을 증착하고 소오스 및 드레인 전극(4a, 4b)이 노출되도록 제1, 제2절연막(6,9)을 선택적으로 제거하여 콘택 홀(contact hole)을 형성하는 공정과, 콘택 홀 부위에 금속(1O)을 증착하고 패터닝 하는 공정을 포함하여 이루어진다.

Description

박막트랜지스터의 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 방법의 박막트랜지스터 공정단면도,

제4도는 본 발명에 따른 박막트랜지스터의 전계 분포도.

Claims (1)

1. 유리기판(1) 위에 금속으로 게이트 전극(2)을 형성하고 전면에 게이트 절연막(3)을 형성하는 공정과, 전면에 투명 도전막을 증착하고 패터닝하여 소오스 전극(4a)을 형성하는 공정과, 전면에 카드뮴 세레나이드(CdSe)(8)을 증착하고 소오스 및 드레인 영역과 채널영역에만 남도록 패터닝하는 공정과, 전면에 제1 절연막(6)을 증착하고 상기 소오스전극(4a)과 채널부분에만 남도록 제1 절연막(6)을 패터닝하는 공정과, 전면에 인듐을 증착하고 드레인 영역에만남도록 패터닝하여 드레인 전극(4b)을 형성하는공정과, 전면에 보호용 제2절연막(9)을 증착하고 소오스 및 드레인 전극(4a, 4b)이 노출되도록 제1, 제2절연막(6, 9)을 선택적으로 제거하여 콘택 홀(contact hole)을 형성하는 공정과, 콘택 홀부위에 금속(1O)을 증착하고 패터닝 하는 공정을 포함하여 이루어짐을 특징으로 하는 박막트랜지스터의 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.