KR950021756A - 박막트랜지스터 제조방법 - Google Patents

Abstract

본 발명은 박막트랜지스터 제조방법에 관한 것으로, 박막트랜지스터의 온전류는 증대시키고 광오프전류는 감소시키기 위해 투명절연기판(1)상에 금속층을 증착한후 사진식각공정을 통해 패터닝하여 하부 게이트전극(2)을 형성하는 공정과, 상기 하부 게이트전극(2)이 형성된 투명절연기판(1)전면에 게이트절연막(3), 비정질 반도체층(4), 제1절연층(5)을 차례로 형성하는 공정, 상기 하부 게이트전극(2)을 마스크로하여 배면노광하여 상기 제1절연층(5)을 패터닝하는 공정, 상기 비정질반도체층(4)에 선택적으로 불순물이온을 도핑하여 도핑된 비정질반도체층(6)을 형성하는 공정, 상기 도핑된 비정질반도체층(6)을 포함한 상기 비정질반도체층(4)을 패터닝하는 공정, 상기 도핑된 비정질반도체층(6)표면에 실리사이드층(8)을 형성하는 공정, 상기 제1절연막(5)상부에 제1절연막보다 큰 폭을 갖는 제2절연막(9)패턴을 형성하는 공정, 상기 제2절연층 소정부분에 상기 하부 게이트전극(2)이 노출되도록 콘택홀을 형성하는 공정, 및 상기 결과물 전면에 금속을 증착한 후, 사진식각공정에 의해 패터닝하여 상기 콘택홀을 통해 하부 게이트전극(2)과 연결되는 상부 게이트전극(11)과 소오스전극 및 드레인전극(10)을 형성하는 공정으로 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법을 제공한다.

Description

박막트랜지스터 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명의 완전 자기정렬형 박막트랜지스터 제조방법을 도시한 공정순서도.

제4도는 본 발명의 완전 자기정렬형 박막트랜지스터 평면구조도.

Claims (1)

1. 투명절연기판상에 금속층을 증착한후 사진식각공정을 통해 패터닝하여 하부 게이트전극을 형성하는 공정과, 상기 하부 게이트전극이 형성된 투명절연기판전면에 게이트절연막, 비정질 반도체층, 제1절연층을 차례로 형성하는 공정, 상기 하부 게이트전극을 마스크로하여 배면노광하여 상기 제1절연층을 패터닝하는 공정, 상기 비정질 반도체층에 선택적으로 불순물이온을 도핑하여 도핑된 비정질반도체층을 형성하는 공정, 상기 도핑된 비정질 반도체층을 포함한 상기 비정질반도체층을 패터닝하는 공정, 상기 도핑된 비정질반도체층 표면에 실리사이드층을 형성하는 공정, 상기 제1절연막 상부에 제1절연막보다 큰 폭을 갖는 제2절연막 패턴을 형성하는 공정, 상기 제2절연층 소정부분에 상기 하부 게이트전극이 노출되도록 콘택홀을 형성하는 공정, 및 상기 결과물 전면에 금속을 증착한 후, 사진식각공정에 의해 패터닝하여 상기 콘택홀을 통해 하부 게이트전극과 연결되는 상부 게이트전극과 소오스전극 및 드레인전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.