KR940016852A - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR940016852A KR940016852A KR1019920025842A KR920025842A KR940016852A KR 940016852 A KR940016852 A KR 940016852A KR 1019920025842 A KR1019920025842 A KR 1019920025842A KR 920025842 A KR920025842 A KR 920025842A KR 940016852 A KR940016852 A KR 940016852A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- patterning
- dry etching
- insulating layer
- insulating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 3
- 238000004519 manufacturing process Methods 0.000 title 1
- 238000001312 dry etching Methods 0.000 claims abstract 7
- 238000000059 patterning Methods 0.000 claims abstract 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims 5
- 239000010408 film Substances 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 2
- 238000002048 anodisation reaction Methods 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000009832 plasma treatment Methods 0.000 claims 1
- 230000003068 static effect Effects 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
도전성 또는 절연성 하지층 위의 패터닝 되는 상부 막질의 형성시 건식 식각에 의한 상기 상부 막질의 패터닝은 건식 식각 챔버내에서 패터닝 후 O2플라즈마를 저 파워, 고압력에서 실시하여 하지층상의 대전층 형성을 억제하도록 하여 막질의 신뢰성을 개선하도록 함을 특징으로 반도체 장치의 제조방법에 관한 것.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도면은 본 발명을 설명하기 위한 TFT의 단면도이다.
Claims (5)
- 도전성 또는 절연성 하지층 위의 패터닝 되는 상부 막질의 형성시 건식 식각에 의한 상기 상부 막질의 패터닝은 건식 식각 챔버내에서 패터닝 후 O2플라즈마를 저 파워, 고압력에서 실시하여 하지층상의 대전층 형성을 억제하도록 하여 막질의 신뢰성을 개선하도록 함을 특징으로 반도체 장치의 제조방법.
- 제 1 항에 있어서, 상기 O2플라즈마 생성 조건은 200W 파워, 500mTorr 압력에서 실시됨을 특징으로 하는 반도체 장치의 제조방법.
- 절연성 투명 기판 위에 형성된 메탈 라인을 패터닝하여 게이트 전극 라인을 형성하는 단계 ; 기판 전면에 절연층을 형성하는 단계 ; 절연층 위에 반도체층을 형성하고 건식 식각 방법으로 패터닝하여 동일 챔버내에서 O2플라즈마 처리 공정을 실시하여 절연층의 정전기 형성을 억제하는 단계 ; 및 오믹층과 소오스/드레인 전극을 패터닝하는 단계로 구성되어 박막 트랜지스터를 형성함으로 특징으로 하는 반도체 장치의 제조방법.
- 제 3 항에 있어서, 상기 절연층은 게이트 전극 위에 형성된 양극 산화층을 또한 포함함을 특징으로 하는 반도체 장치의 제조방법.
- 제 3 항에 있어서, 상기 절연층 CVD방법으로 형성됨을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025842A KR960006195B1 (ko) | 1992-12-28 | 1992-12-28 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025842A KR960006195B1 (ko) | 1992-12-28 | 1992-12-28 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016852A true KR940016852A (ko) | 1994-07-25 |
| KR960006195B1 KR960006195B1 (ko) | 1996-05-09 |
Family
ID=19346959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920025842A KR960006195B1 (ko) | 1992-12-28 | 1992-12-28 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960006195B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100299532B1 (ko) * | 1998-09-14 | 2001-10-27 | 구본준, 론 위라하디락사 | 액정표시장치의정전기차단방법 |
| US6496234B1 (en) | 1999-09-16 | 2002-12-17 | Lg Lcd, Inc. | Liquid crystal panel having etched test electrodes |
-
1992
- 1992-12-28 KR KR1019920025842A patent/KR960006195B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100299532B1 (ko) * | 1998-09-14 | 2001-10-27 | 구본준, 론 위라하디락사 | 액정표시장치의정전기차단방법 |
| US6496234B1 (en) | 1999-09-16 | 2002-12-17 | Lg Lcd, Inc. | Liquid crystal panel having etched test electrodes |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960006195B1 (ko) | 1996-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR980003732A (ko) | 액정표시소자의 제조방법 | |
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR940016852A (ko) | 반도체 장치의 제조방법 | |
| KR940016914A (ko) | 박막트랜지스터 제조방법 | |
| KR930005239A (ko) | Tft의 제조방법 | |
| KR950034457A (ko) | 박막트랜지스터 제조방법 | |
| KR950028014A (ko) | 액정표시소자용 박막트랜지스터 제조방법 | |
| KR950033617A (ko) | 액정표시장치의 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR930024190A (ko) | 액정표시장치의 박막트랜지스터 및 그 제조방법 | |
| KR960043295A (ko) | 액정 표시 장치용 박막 트랜지스터의 제조 방법 | |
| KR940012653A (ko) | 박막트랜지스터 제조방법 | |
| KR950015813A (ko) | 박막트랜지스터의 제조방법 | |
| KR910001933A (ko) | Tft 제조방법 | |
| KR910010636A (ko) | 비정질실리콘 박막 트랜지스터의 제조방법 | |
| KR950021761A (ko) | 박막트랜지스터 제조방법 | |
| KR950028016A (ko) | 박막트랜지스터의 제조방법 | |
| KR950033616A (ko) | 액정표시소자 제조방법 | |
| KR970054011A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR940016909A (ko) | 박막트랜지스터 제조방법 | |
| KR970016714A (ko) | 액정표시장치의 제조방법 | |
| KR970018695A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR950004562A (ko) | 반도체 기억장치 제조방법 | |
| KR930020655A (ko) | 박막트랜지스터의 제조방법 | |
| KR920005367A (ko) | 평탄면을 갖는 박막 트랜지스터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120416 Year of fee payment: 17 |
|
| EXPY | Expiration of term |