KR910010636A - 비정질실리콘 박막 트랜지스터의 제조방법 - Google Patents

비정질실리콘 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR910010636A
KR910010636A KR1019890017904A KR890017904A KR910010636A KR 910010636 A KR910010636 A KR 910010636A KR 1019890017904 A KR1019890017904 A KR 1019890017904A KR 890017904 A KR890017904 A KR 890017904A KR 910010636 A KR910010636 A KR 910010636A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
manufacturing
thin film
film transistor
layer
Prior art date
Application number
KR1019890017904A
Other languages
English (en)
Inventor
김대원
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019890017904A priority Critical patent/KR910010636A/ko
Publication of KR910010636A publication Critical patent/KR910010636A/ko

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

내용 없음

Description

비정질실리콘 박막 트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 박막 트랜지스터의 단면도
제4도는 본 발명의 박막 트랜지스터의 제조공정도

Claims (4)

  1. 역스태거(Inversed Staggered)구조의 비정질 실리콘 박막 트랜지스터에 있어서, 반도체기판(1)의 상면에 게이트전극(2)과 게이트 절연막(3)을 형성한 다음에 진성비정질실리콘(4)을 형성하고, 그위에 식각정치층인질화실리콘층(5)을 형성한 후 n+비정질 실리콘의 옴접촉층(6)을 형성하고 , 소스전극(7)및 드레인 전극(8)을 형성하고, 소스 전극(7)및 드레인 전극(8)을 마스크로 하여 옴접촉층(6)을 식각한 후 질화실리콘층(5)과 진성비정질실리콘층(4)을 동일한 마스크를 사용하여 동시에 패턴처리하면서 소자를 분리시키는 방법에 의하여 제조함을 특징으로 하는 비정질실리콘 박막 트랜지스터의 제조방법.
  2. 제1항에 있어서, 식각정치층이 질화실리콘층(5)을 플라즈마 실리콘 질화막(SiNx)으로 형성한 비정질 실리콘 박막 트랜지스터의 제조방법.
  3. 제1항에 있어서, 질화실리콘층(5)의 두께를 50nm이하로 형성한 비정질 실리콘 박막 트랜지스터의 제조방법
  4. 제1항에 있어서, 게이트절연막(3)과 진성비정질식리실리콘층(4)과 질화실리콘층(5) 및 옴접촉층(6)을 화학적기상증착법에 의해 연속적으로 제조하도록 한 비정질실리콘 박막 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890017904A 1989-11-30 1989-11-30 비정질실리콘 박막 트랜지스터의 제조방법 KR910010636A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890017904A KR910010636A (ko) 1989-11-30 1989-11-30 비정질실리콘 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890017904A KR910010636A (ko) 1989-11-30 1989-11-30 비정질실리콘 박막 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR910010636A true KR910010636A (ko) 1991-06-29

Family

ID=67661258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017904A KR910010636A (ko) 1989-11-30 1989-11-30 비정질실리콘 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR910010636A (ko)

Similar Documents

Publication Publication Date Title
KR880001179A (ko) 박막트랜지스터 배열기판의 제조방법
KR970030681A (ko) 반도체장치의 제조방법
KR890003038A (ko) 페데스탈 구조를 가지는 반도체 제조 공정
KR900019245A (ko) 박막트랜지스터 및 그 제조방법
KR910019260A (ko) 반도체장치및 그의 제조방법
KR910010731A (ko) 반도체장치 및 그 제조방법
KR910010636A (ko) 비정질실리콘 박막 트랜지스터의 제조방법
KR930009116A (ko) 박막트랜지스터와 그의 제조방법
KR960035905A (ko) 드레인 오프셋 구조의 박막 트랜지스터 제조 방법
KR950004584A (ko) 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법
KR960018741A (ko) 액정표시장치용 박막 트랜지스터의 제조방법
KR940012653A (ko) 박막트랜지스터 제조방법
KR970052785A (ko) 반도체 소자 제조방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR960026848A (ko) 반도체소자의 캐패시터 제조방법
KR880010473A (ko) 반도체장치의 제조방법
KR930001488A (ko) Mos 장치 및 그 제조방법
KR950028168A (ko) 밀착형 이미지센서의 제조방법
KR970022415A (ko) 액정표시 소자의 제조방법
KR940010387A (ko) 반도체 소자 제조방법
KR910001933A (ko) Tft 제조방법
KR910005441A (ko) 실리사이드를 사용한 매설 접촉 형성방법
KR970052377A (ko) 반도체 소자 제조 방법
KR970018695A (ko) 박막 트랜지스터 및 그 제조방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application