KR970052377A - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR970052377A KR970052377A KR1019950057204A KR19950057204A KR970052377A KR 970052377 A KR970052377 A KR 970052377A KR 1019950057204 A KR1019950057204 A KR 1019950057204A KR 19950057204 A KR19950057204 A KR 19950057204A KR 970052377 A KR970052377 A KR 970052377A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- oxide film
- lower electrode
- resultant
- etched
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000004020 conductor Substances 0.000 claims abstract 5
- 239000000758 substrate Substances 0.000 claims abstract 5
- 239000003990 capacitor Substances 0.000 claims abstract 4
- 239000012212 insulator Substances 0.000 claims abstract 4
- 238000000151 deposition Methods 0.000 claims abstract 3
- 238000002955 isolation Methods 0.000 claims abstract 2
- 125000006850 spacer group Chemical group 0.000 claims abstract 2
- 238000000059 patterning Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
반도체 소자 제조방법에 관하여 기재하고 있다. 반도체 기판 상에 소자분리를 위한 필드산화막 및 버퍼산화막을 형성하고, 도전물 및 절연물을 증착한 다음 패터닝하여 커패시터의 하부전극 및 유전체막을 형성한다. 상기 결과물 상에 절연물을 증착한 다음 전면 식각공정을 진행하여, 상기 하부전극 측면에 스페이서를 형성하고 상기 버퍼산화막을 식각하여, 상기 하부전극 아래의 필드산화막이 식각되는 것을 방지하고 게이트가 형성될 반도체 기판 표면에 노출시키고, 상기 결과물 상에 게이트산화막을 형성한 다음, 게이트 산화막이 형성된 상기 결과물 상에 도전물을 증착하고 패터닝하여 커패시터의 상부전극 및 트랜지스터의 게이트를 동시에 형성한다. 따라서, 종래 게이트 형성시 하부전극 측면에 발생되던 폴리실리콘 스트링거가 발생하지 않아 신뢰성 있는 반도체 소자 제조가 가능하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 일 실시예에 따른 반도체 소자 제조방법을 설명하기 위해 도시한 단면도들이다.
Claims (1)
- 반도체 기판 상에 소자분리를 위한 필드산화막 및 버퍼산화막을 형성하는 단계; 상기 결과물 상에 도전물 및 절연물을 증착한 다음 패터닝하여 커패시터의 하부전극 및 유전체막을 형성하는 단계; 그 결과물 상에 절연물을 증착한 다음 전면 식각공정을 진행하여, 상기 하부전극 측면에 스페이서를 형성하고 상기 버퍼산화막을 식각하여, 상기 하부전극 아래의 필드산화막이 식각되는 것을 방지하고 게이트가 형성될 반도체 기판 표면에 노출시키는 단계; 상기 결과물 상에 게이트산화막을 형성하는 단계; 및 게이트 산화막이 형성된 상기 결과물 상에 도전물을 증착한 다음, 패터닝하여 커패시터의 상부전극 및 트랜지스터의 게이트를 동시에 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950057204A KR970052377A (ko) | 1995-12-26 | 1995-12-26 | 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950057204A KR970052377A (ko) | 1995-12-26 | 1995-12-26 | 반도체 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970052377A true KR970052377A (ko) | 1997-07-29 |
Family
ID=66619083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950057204A KR970052377A (ko) | 1995-12-26 | 1995-12-26 | 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970052377A (ko) |
-
1995
- 1995-12-26 KR KR1019950057204A patent/KR970052377A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR980006387A (ko) | 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법 | |
| KR940016805A (ko) | 반도체 소자의 적층 캐패시터 제조 방법 | |
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR910019258A (ko) | 반도체장치 및 그 제조방법 | |
| KR970052377A (ko) | 반도체 소자 제조 방법 | |
| KR940012614A (ko) | 고집적 반도체 접속장치 및 그 제조방법 | |
| KR870001655A (ko) | 반도체장치의 제조방법 | |
| KR960035974A (ko) | 트랜지스터 몸체와 도체사이의 내부연결 형성 방법 | |
| KR940016920A (ko) | 저부게이트 박막트랜지스터 제조방법 | |
| KR970003479A (ko) | 반도체 장치의 매복접촉 형성방법 | |
| KR960036058A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940010390A (ko) | 반도체 장치의 제조방법 | |
| KR970054158A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR950012727A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR970054151A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054130A (ko) | 반도체 메모리장치의 패드층 형성방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR900017103A (ko) | Fet의 게이트전극 미세패턴 형성방법 | |
| KR960026966A (ko) | 트랜지스터의 게이트 구조 및 그 제조방법 | |
| KR960002825A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970053985A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970053044A (ko) | 반도체 장치의 제조방법 | |
| KR930001430A (ko) | 반도체 메모리장치의 커패시터구조 및 그 제조방법 | |
| KR970053944A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR960002910A (ko) | 액정표시장치용 탑게이트형 박막 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |