KR960006195B1 - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR960006195B1 KR960006195B1 KR1019920025842A KR920025842A KR960006195B1 KR 960006195 B1 KR960006195 B1 KR 960006195B1 KR 1019920025842 A KR1019920025842 A KR 1019920025842A KR 920025842 A KR920025842 A KR 920025842A KR 960006195 B1 KR960006195 B1 KR 960006195B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- patterning
- insulating layer
- insulating
- dry etching
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title description 8
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000001312 dry etching Methods 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000005611 electricity Effects 0.000 claims abstract description 11
- 230000003068 static effect Effects 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 5
- 238000009832 plasma treatment Methods 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000002048 anodisation reaction Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 42
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005524 hole trap Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
내용 없음.
Description
도면은 본 발명을 설명하기 위한 TFT의 단면도이다.
본 발명은 반도체 장치 제조방법에 관한 것으로, 특히 액정 디스플레이(LCD)용 박막 트랜지스터(TFT)의 제조에 관한 것이다.
역 스태거드형 MOS 트랜지스터 구조의 박막 트랜지스터는 스위칭 소자로서 절연층 투명기판 위에 매트릭스 어레이로 배치되어 화소 구동용으로 사용되는 반도체 장치이다. 이러한 소자는 하나의 화면을 구성하고 주사방식에 따라 게이트 버스 라인과 데이타 버스 라인들은 라인들에 배열된 소자들의 구동을 위해서 어느 부분이라도 단선된 부분이나 디팩트 없이 형성되어야 한다.
TFT는 제조 수순을 볼 투명 유리 기판 위에 스퍼터링 방법으로 금속층이 증착되고 습식에칭 방법으로 버스 라인 또는 게이트 전극 부분을 패터닝하여 형성하고 양호한 스텝커버리지의 획득을 위해서 일반적으로 양극 산화에 의해 메탈층 위에 형성하고 절연특성을 강화하도록 이를테면 CVD 방법으로 절연층을 전면에 도포한다. 이어서 TFT 소자의 채널층을 형성하기 위해 반도체층이 패터닝되어 형성되는데 여기까지의 보다 상세한 공정 내용을 보면 먼저 CVD 방법에 의한 절연층 형성시 CVD 공정에 따른 온도로 인해 메탈 전극 위의 양극 산화에 의한 절연층이 스트레스를 받는 경향이 있다. 그리고 상기 반도체층의 패터닝은 건식식각 방법으로 형성되는데 이러한 경우 건식 식각 후 상기 절연층에 정전 대전층이 유발되어 방전하게 되면 스트레스 받는 양극 산화 절연층을 거쳐 메탈 전극은 단선되어 소자가 손실되는 문제가 있다.
건식 식각을 하는 동안 플라즈가 영역으로부터 강한 방사에 의해 트랩이 형성된다. 그 이유는 다음과 같다.
방사는 플라즈마에서 여기된 분자로부터 방출되는 UV광이나 약한 X-선의 형태이다. 이 방사는 게이트전극 패탈 위의 산화막 위에 직접 도달하지는 못한다 하더라도 산화막 위의 절연층, 이를테면 SiNx의 구조와 게이트 전극을 이루는 Al의 힐록에 의해 산화막 일부의 표면에 도달할 수 있다. 이 방사는 산화막 내의 화학적 결합을 파괴시킬 수 있으며, 전자-홀 쌍을 생성하기도 한다. 이렇게 생성된 유동성 전자는 확산되면서 산화막과 실리콘의 경계면에 양전하를 띤 홀 트랩을 생성한다.
이러한 정전기는 방전시 소자에 영향을 미치므로 통상은 건식 식각 챔버내에 상기 정전기를 제거하도록 정전기 방지 시스템을 별도로 설치하여 챔버 크기를 크게 하고 있다.
상기 트랩은 450℃로 어닐링 하여 중성화될 수 있는데 이와 같이 절연층에 형성된 대전층을 자연 방전함으로써 중화시키는데 시간적인 손실이 크고 언급하였듯이 건식 식각전후 정전기 방지 시스템이 필요하게 된다.
본 발명의 목적은 언급한 정전기 제거를 위해서 별도의 정전기 방지 시스템은 설치하치 않고도 제거할 수있는 방법을 제공하기 위한 것이며, 또한 이 방법을 포함한 TFT 제조방법의 제공을 목적으로 한다.
본 발명의 목적을 달성하는데 반도체 장치의 방법은 도전성 또는 절연성 하지층 위의 페터닝 되는 상부막질의 형성시 건식 식각에 의한 상기 상부 막질의 패터닝은 건식 식각 챔버내에서 패터닝 후 O2플라즈마를 저파원, 고압력에서 실시하여 하지층상의 대전층 형성을 억제하도록 하여 막질의 신뢰성을 개선하도록함을 특징으로 한다.
상기 공정이 포함하는 TFT 제조방법은 절연성 투명기판 위에 형성된 메탈 라인을 패터닝하여 게이트 전극 라인을 형성하는 단계 ; 기판 전면에 절연층을 형성하는 단계 ; 절연층 위에 반도체층을 형성하고 건식식각 방법으로 패터닝하여 동일 챔버내에서 O2플라즈마 처리공정을 실시하여 절연층의 정전기 형성을 억제하는 단계 ; 및 오믹층과 소오스/드레인 전극을 패턴닝하는 단계로 구성되어 박막 트랜지스터를 형성함을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명을 설명한다. 도면은 근본적으로 TFT 제조공정을 의미하나 본 발명의 정신은 이에 포함되어 있다.
TFT 제조를 위해서 절연성 투명기판(1)이 준비되고 이 위에 Al 같은 금속 재질의 메탈층이 스퍼터링 방법으로 기판 전면에 증착된다. 증착된 메탈층은 요구되는 폭대로 라인을 형성하기 위해서 패터닝하게 되는데 이를 위해서 습식 에칭 방법으로 도면과 같이 메탈 전극 라인(2)을 형성하게 된다.
이어서 상기 메탈 전극(2)에 대해 양극 산화 공정을 실시하여 Al2O3와 같은 절연 산화층(3)을 형성한다.이것은 메탈 전극의 단차에 대해 양호한 스탭커버리지를 갖는 절연층을 형성할 수 있게 한다.
다음에 기판 전면에 걸쳐 층간 절연층으로서 이를테면 SiNx 절연층(4)을 화학 기상 증착 방법 등으로 형성한다.
TFT는 게이트 전극으로서의 상기 메탈 전극과 절연층(3),(4), 채널층으로서의 반도체층(5)과 소오스/드레인(도시없음) 그리고 이 전극과 반도체층간 오믹 접촉을 위한 오믹층(6)을 포함하여 구성되므로, 상기 절연층(4)상에 반도체층을 형성하도록 비정질 실리콘층 및 오믹층인 고농도 불순물을 갖는 실리콘층을 전면에 도포하고 도면과 같이 패터닝하게 된다.
패터닝은 RIE(Reactive Ion Etching)와 같은 건식 식각 방법을 사용할 수 있는데 앞서 언급하였듯이 이때 정전기가 문제가 된다.
기판은 건식 식각을 행하도록 건식 식각 챔버내에 장입된다. 그리고 절절한 조건하에서 패터닝하여 도면과 같이 반도체층(5)을 형성하는데 이때 챔버내에서 산화막 위의 SiNx 절연층 표면에는 대전층이 형성되는데 이것은 플라즈마 포텐셜에 비례하여 형성된다. 정전기 제거를 위해서 본 발명에서는 플라즈마 포텐셜을 낮추기 위해서 200W 정도의 낮은 파워와 500mTorr의 높은 압력으로서 산소(O2) 플라즈마를 동일 챔버내에서 형성하도록 한다.
이와 같이 낮은 플라즈마 포텐셜을 형성함으로써 전자들의 충돌을 강화(?)시켜 전자들의 평균 자유 행정(mean-free-path)을 줄일 수 있게 된다. 즉, 전자가 대전층을 형성하는 확률을 줄이는 것이다.
대전층을 형성하려는 전자는 O2플라즈마를 행하는 동안에 O2와 반응하여 정전기 발생이 억제된다. 이와같이 하여 전자의 평균 자유 행정을 줄여 실제적으로 전자가 트랩되어 산화막 형성 그리고 메탈 라인의 파괴를 방지하게 된다.
동일 챔버내에서 건식 식각 후 O2플라즈마에 의한 정전기 방지 공정으로 별도의 정전기 방지 장치가 필요없으므로 챔버 크기가 최소화될 수 있고 따라서 챔버의 코스트가 내려간다.
그리고 에칭할 막에 영향을 주지 않고도 O2플라즈마에 의한 애싱(ashing) 효과로 애싱 공정을 생략할수 있는 공정의 단순화 효과가 얻어진다.
Claims (5)
- 도전성 또는 절연성 하지층 위의 패터닝되는 상부 막질의 형성시 건식 식각에 의한 상기 상부 막질의 패터닝은 건식 식각 챔퍼내에서 패터닝 후 O2플라즈마를 저파워, 고압력에서 실시하여 하지층상의 대전층형성을 억제하도록 하여 막질의 신뢰성을 개선하도록 함을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 O2플라즈마 생성 조건은 200W 파워, 500mTorr 압력에서 실시됨을 특징으로하는 반도체 장치의 제조방법.
- 절연성 투명기판 위에 형성된 메탈 라인을 패터닝하여 게이트 전극 라인을 형성하는 단계 ; 기판 전면에 절연층을 형성하는 단계 ; 절연층 위에 반도체층을 형성하고 건식 식각 방법으로 패더닝하여 동일 챔버내에서 O2플라즈마 처리 공정을 실시하여 절연층의 정전기 형성을 억제하는 단계 ; 및 오믹층과 소오스/드레인 전극을 패터닝하는 단계로 구성되어 박막 트랜지스터를 형성함을 특징으로 하는 반도체 장치의 제조방법.
- 제3항에 있어서, 상기 절연층은 게이트 전극 위에 형성된 양극 산화층을 또한 포함함을 특징으로 하는 반도체 장치의 제조방법.
- 제3항에 있어서, 상기 절연층 CVD 방법으로 형성됨을 특징으로 하는 반도체 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025842A KR960006195B1 (ko) | 1992-12-28 | 1992-12-28 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025842A KR960006195B1 (ko) | 1992-12-28 | 1992-12-28 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016852A KR940016852A (ko) | 1994-07-25 |
| KR960006195B1 true KR960006195B1 (ko) | 1996-05-09 |
Family
ID=19346959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920025842A KR960006195B1 (ko) | 1992-12-28 | 1992-12-28 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960006195B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100299532B1 (ko) * | 1998-09-14 | 2001-10-27 | 구본준, 론 위라하디락사 | 액정표시장치의정전기차단방법 |
| US6496234B1 (en) | 1999-09-16 | 2002-12-17 | Lg Lcd, Inc. | Liquid crystal panel having etched test electrodes |
-
1992
- 1992-12-28 KR KR1019920025842A patent/KR960006195B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016852A (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| KR101469026B1 (ko) | 표시 장치 및 그 표시판의 제조 방법 | |
| KR950008261B1 (ko) | 반도체장치의 제조방법 | |
| CN1551367A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN108550625B (zh) | 一种薄膜晶体管及其制作方法 | |
| KR101251351B1 (ko) | 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널 | |
| US7303945B2 (en) | Method for forming pattern of stacked film and thin film transistor | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4423353B2 (ja) | コンタクトホール形成方法 | |
| JPH07211919A (ja) | 薄膜トランジスタを製造する方法 | |
| CN104681626A (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板 | |
| KR960006195B1 (ko) | 반도체 장치의 제조방법 | |
| US6890856B2 (en) | Method for eliminating process byproduct during fabrication of liquid crystal display | |
| WO2017070890A1 (en) | Array substrate and fabricating method thereof, display panel, and display apparatus | |
| CN107256873B (zh) | 阵列基板的制作方法及显示装置的制作方法 | |
| CN112582342A (zh) | 阵列基板的制作方法 | |
| JP2008262942A (ja) | 半導体装置の製造方法および半導体装置ならびに表示装置 | |
| JPH0618930A (ja) | アクティブマトリックス形液晶表示装置の製造方法 | |
| US11307468B2 (en) | Array substrate and manufacturing method thereof | |
| JP2658535B2 (ja) | アクティブマトリクス液晶ディスプレイパネルの製造方法 | |
| CN113972138B (zh) | 一种薄膜晶体管的制作方法及薄膜晶体管 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| KR100867470B1 (ko) | 액정표시장치의 어레이 기판 제조방법 | |
| JP2002261287A (ja) | 液晶表示装置およびその製造方法 | |
| KR100850050B1 (ko) | 액정표시장치의 어레이 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120416 Year of fee payment: 17 |
|
| EXPY | Expiration of term |