KR940022897A - 박막트랜지스터 제조방법 - Google Patents
박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR940022897A KR940022897A KR1019930004301A KR930004301A KR940022897A KR 940022897 A KR940022897 A KR 940022897A KR 1019930004301 A KR1019930004301 A KR 1019930004301A KR 930004301 A KR930004301 A KR 930004301A KR 940022897 A KR940022897 A KR 940022897A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- layer
- forming
- patterning
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 239000010409 thin film Substances 0.000 title claims abstract description 4
- 239000010408 film Substances 0.000 claims abstract 20
- 239000004065 semiconductor Substances 0.000 claims abstract 8
- 238000000151 deposition Methods 0.000 claims abstract 6
- 238000000059 patterning Methods 0.000 claims abstract 6
- 239000002184 metal Substances 0.000 claims abstract 4
- 239000011521 glass Substances 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 238000009740 moulding (composite fabrication) Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 게이트 전극과 소스 및 드레인 전극사이의 오프-셋 간격을 활성층 두께 이상으로 증가시키고 오프-셋 간격을 원하는 두께로 조절할 수 있도록하여 누설전류를 감소시키도록한 박막트랜지스터 제조방법에 관한 것으로서, 이러한 본 발명의 목적은 투명유리기판상에 금속층 및 Ｎ＋층을 순차증착한후 동시에 두층을 패터닝하여 소스/드레인 전극을 형성하는 공정과, 상기 절연막상에 반도체막을 소정 두께로 증착하고 상기소스/드레인 전극상에만 반도체막이 남도록 패터닝하는 공정과, 상기 Ｎ＋층상에 소스/드레인 전극의 일부분이 노출되는 범위내에서 절연막을 형성하는 공정과, 상기 절연막상에 활성층 및 게이트 절연막을 순차로 형성하는 공정과, 상기 게이트 절연막상에 금속을 소정 두께로 증착하고 패터닝하여 게이트 전극을 형성시키는 공정으로서 달성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 박막트랜시터의 단면도, 제3도는 제2도의 제조공정도이다.
Claims (6)
- 투명유리기판상에 금속층 및 Ｎ＋층을 순차증착한후 동시에 두층을 패터닝하여 소스/드레인 전극을 형성하는 공정과, 상기 Ｎ＋층상에 소스/드레인 전극의 일부분이 노출되는 범위내에서 절연막을 형성하는 공정과, 상기 절연막상에 반도체막을 소정 두께로 증착하고 상기 소스/드레인 전극상에만 반도체막이 남도록 패터닝하는 공정과, 상기 반도체막상에 활성층 및 게이트 절연막을 순차로 형성하는 공정과, 상기 게이트 절연막상에서 금속을 소정 두께로 증착하고 패터닝하고 게이트 전극을 형성시키는 공정을 포함하여 구성됨을 특징으로한 박막트랜지스터 제조방법.
- 제1항에 있어서, 절연막은 산화막 또는 질화막으로 된 것을 특징으로 한 박막트랜지스터 제조방법.
- 제1항에 있어서, 반도체막은 비정질 실리콘 또는 다결정 실리콘으로 된 것을 특징으로 한 박막트랜지스터 제조방법.
- 제1항에 있어서, 반도체막은 상기 유리기판 하부에서 노광시켜 패터닝함을 특징으로 한 박막트랜지스터 제조방법.
- 제1항에 있어서, 게이트 전극은 불순물이 포함된 실리콘막으로 된 것을 특징으로 한 박막트랜지스터 제조방법.
- 제1항에 있어서, 반도체막의 두께는 오프-셋 간격만큼으로 함을 특징으로 한 박막트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004301A KR100270363B1 (ko) | 1993-03-19 | 1993-03-19 | 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004301A KR100270363B1 (ko) | 1993-03-19 | 1993-03-19 | 박막트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940022897A true KR940022897A (ko) | 1994-10-21 |
| KR100270363B1 KR100270363B1 (ko) | 2000-11-01 |
Family
ID=19352478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930004301A KR100270363B1 (ko) | 1993-03-19 | 1993-03-19 | 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100270363B1 (ko) |
-
1993
- 1993-03-19 KR KR1019930004301A patent/KR100270363B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100270363B1 (ko) | 2000-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900019245A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR940022897A (ko) | 박막트랜지스터 제조방법 | |
| JP2621619B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR940012653A (ko) | 박막트랜지스터 제조방법 | |
| KR960039215A (ko) | 박막트랜지스터 오믹콘택형성방법 | |
| KR920003534A (ko) | 박막트랜지스터의 제조방법 | |
| KR950034457A (ko) | 박막트랜지스터 제조방법 | |
| KR960026428A (ko) | 박막트랜지스터의 제조방법 | |
| KR960012386A (ko) | 박막트랜지스터 제조방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR940016753A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR950007148A (ko) | 다결정 실리콘 박막트랜지스터 | |
| KR950028014A (ko) | 액정표시소자용 박막트랜지스터 제조방법 | |
| KR940016742A (ko) | 박막트랜지스터 및 그 게이트전극 제조방법 | |
| KR950028011A (ko) | 액정표시소자용 박막트랜지스터 제조방법 | |
| KR950021747A (ko) | 박막트랜지스터 제조방법 | |
| KR920001656A (ko) | 모스 박막 트랜지스터 제조방법 | |
| KR950030384A (ko) | 박막 트랜지스터 구조 | |
| KR950028016A (ko) | 박막트랜지스터의 제조방법 | |
| KR920013768A (ko) | 박막형 이중 게이트 구조의 트랜지스터 제조방법 | |
| KR900017150A (ko) | 다중 게이트 박막 트랜지스터 제조방법 | |
| KR920017215A (ko) | 실리콘 성장을 이용한 soi의 제조방법 | |
| KR950007147A (ko) | 박막 트랜지스터의 제조방법 | |
| KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
| KR950021783A (ko) | 박막트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050607 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |