KR100190365B1 - 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법 - Google Patents

반도체 소자 제조를 위한 포토마스크 및 그 형성 방법 Download PDF

Info

Publication number
KR100190365B1
KR100190365B1 KR1019960013191A KR19960013191A KR100190365B1 KR 100190365 B1 KR100190365 B1 KR 100190365B1 KR 1019960013191 A KR1019960013191 A KR 1019960013191A KR 19960013191 A KR19960013191 A KR 19960013191A KR 100190365 B1 KR100190365 B1 KR 100190365B1
Authority
KR
South Korea
Prior art keywords
pattern
metal
metal wiring
wiring pattern
forming
Prior art date
Application number
KR1019960013191A
Other languages
English (en)
Other versions
KR970072099A (ko
Inventor
허연철
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960013191A priority Critical patent/KR100190365B1/ko
Priority to TW086104107A priority patent/TW358986B/zh
Priority to US08/832,349 priority patent/US5926733A/en
Priority to CN97109704A priority patent/CN1099696C/zh
Priority to JP11160397A priority patent/JPH1056015A/ja
Publication of KR970072099A publication Critical patent/KR970072099A/ko
Application granted granted Critical
Publication of KR100190365B1 publication Critical patent/KR100190365B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선을 형성하기 위한 포토마스크에 있어서, 소자의 정상적인 동작에 필요한 금속 배선을 형성하기 위한 배선 패턴; 및 상기 배선 패턴이 형성되지 않은 영역에 더미 패턴을 포함하여 이루어져 상기 배선 패턴과 배선 패턴간의 간격 및 상기 배선 패턴과 더미 패턴간의 간격이 일정하며, 노광 공정시 상기 더미 패턴을 웨이퍼 상에 전사하는 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법에 관한 것으로, 본 발명에 따른 포토마스크를 사용하여 형성된 반도체 소자는 각 금속 패턴간의 간격이 일정하게 형성됨으로써, 플라즈마를 이용한 건식 식각 과정에서 발생하는 과도식각에 의한 소자의 열화를 방지할 뿐만 아니라, 금속 배선 공정시 금속 배선에서 유기되는 전류를 줄여주기 때문에 전류 억제를 위한 별도의 접합이나 콘택을 형성해야 하는 등의 복잡한 과정을 거치지 않고 반도체 소자의 금속 배선을 형성할 수 있는 효과가 있다.

Description

반도체 소자 제조를 위한 포토마스크 및 그 형성 방법.
제1a도는 통상적인 금속 배선의 단면도.
제1b도는 종래 기술에 따른 반도체 소자의 금속 배선 형성을 위한 포토마스크 단면도.
제2a도 내지 제2d도는 본 발명에 따른 반도체 소자의 금속 배선 형성을 위한 포토마스크 설계 방법의 일시예.
제3a도 내지 제 3d도는 본 발명에 따른 반도체 소자의 금속 배선 형성을 위한 포토마스크 설계 방법의 다른 일시예.
* 도면의 주요부분에 대한 부호의 설명
41 : 기본 금속 패턴 42 : 확장된 금속 패턴
43, 52 : 더미 금속 패턴 51 : 반전된 금속 패턴
본 발명은 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법에 관한 것으로, 특히 얇은 게이트 산화막을 형성한 후, 반도체 소자 제조공정 중 수반되는 플라즈마(P-lasma)를 이용한 건식 시각에 의해 하부 게이트 산화막이 열화되지 않도록 반도체 소자를 제조하기 위한 포토마스크 및 그 형성 방법에 관한 것이다.
일반적으로, 플라즈마를 이용한 건식 식각은 챔버 내부에서 고주파에의해 이온화된 가스(플라즈마)가 기판 원자와 상호 강하게 반응하려는 성질에 의하여 식각이 이루어진다.
이러한 플라즈마를 이용한 건식 식각은 회로의 선폭이 좁은 고집적 소자 제조 공정에 용이하기 때문에 1 기가(Giga) 디램 (DRAM)을 비롯한 고립적 반도체 소자 제조 공정에서 그 비중이 커져 가고 있다. 그러나, 반도체 소자의 집적도가 증가함에 따라 게이트 산화막의 두께가 얇아져 플라즈마를 이용한 건식 식각시 게이트 산화막의 열화가 일어나는 문제점이 있다.
제1a도는 통상적인 금속 배선의 단면도로서, 실리콘 기판(1) 상에 통상의 트랜지스터를 형성하고, 층간절연막(6)을 선택적으로 식각 하여 상기 트랜지스터의 게이트 전극(4)과 불순물 접합 영역(5)에 콘택되는 금속 배선(7)을 형성한 것을 도시한 것이다. 미 설명 부호 2는 게이트 산화막, 3은 필드산화막을 각각 나타낸다.
이때, 상기 불순물 접합 영역(5)은 소오스/드레인 영역과는 별도로 형성되며, 상기 접합 영역(5)에 금속 배선(7)을 콘택하는 것은 금속 배선(7)을 패터닝하기 위한 식각 공정시 사용되는 플라즈마에 의해 유기되는 전류를 기판(1)으로 흘려 보내기 위한 것이다.
이처럼 종래의 금속 배선 형성 방법은 플라즈마에 의한 전류를 기판으로 흘려 보내기 위한 통로를 형성해 주어야 하는 등 설계상 복잡도가 증가하는 문제점이 있었고, 또한 상기 불순물 접합 영역을 통해 빠져나가는 전류의 양은 접합 면적에 의존하며, 게이트 전극에 콘택되는 금속 배선의 크기에 따라 접합의 크기와 함께 빠져나가는 전류의 양이 변하게 되는 문제점이 있다.
한편, 제1b도는 종래 기술에 따른 반도체 소자의 금속 배선을 형성하기 위한 포토마스크 설계 도면으로, 각 금속 패턴(11)간의 간격이 다르므로 식각율이 다른 부분이 생기게 되고, 로딩효과(Loading Effect)에 따라 식각율이 가장 느린 부분을 기준으로 해서 식각 공정을 진행하게 될 경우 식각율이 빠른 부분이 과도식각되어 하부의 게이트 산화막이 열화되는 등의 문제점이 있었다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 금속막 식각 공정에 사용되는 플라즈마에 의해 유기되는 전류를 억제하고, 과도식각에 의한 소자 특성의 열화를 억제하는 반도체 소자의 금속 배선 및 그 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 안출된 본 발명은 반도체 소자 제조를 위한 포토마스크 형성 방법에 있어서, 소자의 정상적인 동작에 필요한 금속 배선 패턴을 도안하는 단계, 상기 금속 배선 패턴을 일정한 확장폭으로 확대하여 확장된 패턴을 도안하는 단계, 상기 확장된 패턴을 반전시켜 더미 금속 패턴을 도안하는 단계, 상기 금속 배선 패턴 및 상기 더미 금속 배선 패턴을 합성하여 최종 금속 패턴을 도안하는 단계를 포함하여 이루어지는 반도체 소자 제조를 위한 포토마스크 형성 방법인 것을 특징으로 한다.
또한, 반도체 소자 제조를 위한 포토마스크 형성 방법에 있어서, 소자의 정상적인 동작에 필요한 금속 배선 패턴을 도안하는 단계, 상기 금속 배선 패턴을 반전시켜 반전된 패턴을 도안하는 단계, 상기 반전된 패턴을 일정한 축소 폭만큼 크기를 축소하여 더미 금속 패턴을 도안하는 단계, 상기 금속 배선 패턴 및 상기 더미 금속 배선 패턴을 합성하여 최종 금속 패턴을 도안하는 단계를 포함하여 이루어지는 반도체 소자 제조를 위한 포토마스크 형성 방법인 것을 특징으로 한다.
또한, 반도체 소자의 금속 배선을 형성하기 위한 포토마스크에 있어서, 소자의 정상적인 동작에 필요한 금속 배선을 형성하기 위한 배선 패턴 및 상기 배선 패턴이 형성되지 않은 영역에 더미 패턴을 포함하여 이루어져 상기 배선 패턴과 배선 패턴 간의 간격 및 상기 배선 패턴과 더미 패턴 간의 간격이 일정하며, 노광 공정시 상기 더미 패턴을 웨이퍼상에 전사하는 반도체 소자 제조를 위한 포토마스크인 것을 특징으로 한다.
또한, 절연층 상에 전기적 연결을 위한 금속 배선을 구비하는 반도체 장치에 있어서, 소자의 정상 동작에 필요한 금속 배선 패턴 및 상기 금속 배선 패턴이 형성되지 않은 상기 절연층 상에 더미 금속 패턴을 포함하여 이루어져, 상기 금속 배선 패턴과 금속 패턴 배선 간의 간격 및 상기 금속 배선 패턴과 상기 더미 금속 패턴 간의 간격이 일정한 것을 특징으로 하는 반도체 장치인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2a도 내지 제2d도를 참조하여 본 발명에 따른 반도체 소자의 금속 배선 형성을 위한 포토마스크 설계 방법의 일실시예이다.
먼저, 제2a도는 소자의 정상 동작을 위하여 요구되는 기본 금속 배선 형성을 위한 포토마스크 설계도로, 각 기본 금속 패턴(41)간의 간격이 서로 다른 것을 도시한 것이다.
이어서, 제2b도는 상기 제 2a도의 상기 기본 금속 패턴(41)간의 간격중 최소 간격 이하로 상기 기본 금속 패턴(41)의 크기를 확장한 금속 패턴(42)을 도시한 것이다. 상기 모든 기본 금속 패턴(41)은 동일한 폭만큼 확장되어야 하며, 그 확장 폭은 상기 최소 간격 이하이어야 한다. 통상의 반도체 소자에서 확장 폭의 크기는 0.2㎛ 내지 1.0㎛인 것이 바람직하다.
제2c도는 상기 제2b도의 확장된 금속 패턴(42)의 음양을 반전시킨 더미 금속 패턴(43)을 도시한 것이고, 제2d도는 상기 제2a도의 기본 금속 패턴(41)과 상기 2c도의 더미 금속 패턴(43)을 합성시킨 최종적인 금속 패턴을 도시한 것으로, 각 금속 패턴(41, 43)간 간격이 일정한 것을 도시한 것이다.
제3a도 내지 제 3c도는 본 발명에 따른 반도체 소자의 금속 배선을 형성하기 위한 포토마스크 설계 방법의 다른 실시예이다.
먼저 제3a도는 소자의 정상 동작을 위하여 요구되는 기본 금속 패턴(41)의 설계도로, 각 지역의 기본 금속 패턴(41)간 간격이 서로 다른 것을 도시한 것이다.
이어서, 제3b도는 상기 제 3a도의 기본 금속 패턴(41)의 음양을 반전시킨 금속 패턴(51)을 도시한 것이고, 제 3c도는 제3b도의 상기 반전된 금속 패턴(51)폭의 최소 폭 이하로 상기 모든 반전된 금속 패턴(51)의 크기를 축소하여 더미 금속 패턴(52)을 도안한 것이다. 상기 모든 반전된 금속 패턴(51)은 동일한 폭만큼 축소되어야 하며, 그 축소폭은 상기 반전된 금속 패턴(51)의 최소 폭 이하이어야 한다. 통상의 반도체 소자에서 축소 폭의 크기를 0.2㎛ 내지 1.0㎛인 것이 바람직하다.
제3d도는 상기 제3a도의 기본 금속 패턴(41)과 상기 제3c도의 더미 금속 패턴(52)을 합성시킨 최종적인 금속 배선을 도시한 것으로, 각 금속 패턴(41, 52)간 간격이 일정한 것을 도시한 것이다.
상기와 같은 일련 과정은 기본 금속 배선 설계 완료후 기본 설계에 영향을 주지 않고 컴퓨터에 의해 자동적으로 처리된다.
상기와 같이 이루어지는 본 발명은 소자 각 지역의 금속 패턴간의 간격을 일정하게 설계함으로써, 과도식각에 의한 소자의 열화를 방지할 뿐만 아니라, 금속 배선 공정시 금속 배선이 유기되는 전류를 줄여주기 때문에 전류 억제를 위한 별도의 접합이나 코택을 형성해야 하는 등의 복잡한 과정을 거치지 않아도 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (8)

  1. 반도체 소자 제조를 위한 포토마스크 형성 방법에 있어서, 소자의 정상적인 동작에 필요한 금속 배선 패턴을 도안하는 단계, 상기 금속 배선 패턴을 일정한 확장 폭으로 확대하여 확장된 패턴을 도안하는 단계, 상기 확장된 패턴을 반전시켜 더미 금속 패턴을 도안하는 단계, 상기 금속 배선 패턴 및 상기 더미 금속 배선 패턴을 합성하여 최종 금속 패턴을 도안하는 단계를 포함하여 이루어지는 반도체 소자 제조를 위한 포토마스크 형성 방법.
  2. 제1항에 있어서, 상기 확장 폭은 상기 금속 배선 패턴 간의 최소 간격 이하인 것을 특징으로 하는 반도체 소자 제조를 위한 포토마스크 형성 방법.
  3. 제2항에 있어서, 상기 확장 폭은 0.2㎛ 내지 1.0㎛인 것을 특징으로 하는 반도체 소자 제조를 위한 포토마스크 형성 방법.
  4. 반도체 소자 제조를 위한 포토마스크 형성 방법에 있어서, 소자의 정상적인 동작에 필요한 금속 배선 패턴을 도안하는 단계, 상기 금속 배선 패턴을 반전시켜 방전된 패턴을 도안하는 단계, 상기 반전된 패턴을 일정한 축소 폭만큼 크기를 축소하여 더미 금속 패턴을 도안하는 단계, 상기 금속 배선 패턴 및 상기 더미 금속 배선 패턴을 합성하여 최종 금속 패턴을 도안하는 단계를 포함하여 이루어지는 반도체 소자 제조를 위한 포토마스크 형성 방법.
  5. 제4항에 있어서, 상기 축소 폭은 상기 반전된 패턴의 최소 폭 이하인 것을 특징으로 하는 반도체 소자 제조를 위한 포토마스크 형성 방법.
  6. 제5항에 있어서, 상기 축소 폭은 0.2㎛ 내지 1.0㎛인 것을 특징으로 하는 반도체 소자 제조를 위한 포토마스크 형성 방법.
  7. 반도체 소자의 금속 배선을 형성하기 위한 포토마스크에 있어서, 소자의 정상적인 동작에 필요한 금속 배선을 형성하기 위한 배선 패턴 및 상기 배선 패턴이 형성되지 않은 영역에 더미 패턴을 포함하여 이루어져 상기 배선 패턴과 배선 패턴 간의 간격 및 상기 배선 패턴과 더미 패턴 간의 간격이 일정하며, 노광 공정시 상기 더미 패턴을 웨이퍼 상에 전사하는 반도체 소자 제조를 위한 포토마스크.
  8. 절연층 상에 전기적 연결을 위한 금속 배선을 구비하는 반도체 장치에 있어서, 소자의 정상 동작에 필요한 금속 배선 패턴 및 상기 금속 배선 패턴이 형성되지 않은 상기 절연층 상에 더미 금속 패턴을 포함하여 이루어져, 상기 금속 배선 패턴과 금속 패턴 배선 간의 간격 및 상기 금속 배선 패턴과 상기 더미 금속 패턴 간의 간격이 일정한 것을 특징으로 하는 반도체 장치.
KR1019960013191A 1996-04-26 1996-04-26 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법 KR100190365B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960013191A KR100190365B1 (ko) 1996-04-26 1996-04-26 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법
TW086104107A TW358986B (en) 1996-04-26 1997-03-31 Metal layer patterns of a semiconductor device and a method for forming the same
US08/832,349 US5926733A (en) 1996-04-26 1997-04-02 Metal layer patterns of a semiconductor device and a method for forming the same
CN97109704A CN1099696C (zh) 1996-04-26 1997-04-26 半导体器件的金属层图案和形成这种金属层图案的方法
JP11160397A JPH1056015A (ja) 1996-04-26 1997-04-28 半導体装置および半導体素子の金属配線形成用ホトマスクとその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960013191A KR100190365B1 (ko) 1996-04-26 1996-04-26 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR970072099A KR970072099A (ko) 1997-11-07
KR100190365B1 true KR100190365B1 (ko) 1999-06-01

Family

ID=19456895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013191A KR100190365B1 (ko) 1996-04-26 1996-04-26 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법

Country Status (5)

Country Link
US (1) US5926733A (ko)
JP (1) JPH1056015A (ko)
KR (1) KR100190365B1 (ko)
CN (1) CN1099696C (ko)
TW (1) TW358986B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001713B2 (en) * 1998-04-18 2006-02-21 United Microelectronics, Corp. Method of forming partial reverse active mask
TW392292B (en) * 1998-08-11 2000-06-01 United Microelectronics Corp Method for improving trench polishing
JP2001168098A (ja) * 1999-12-10 2001-06-22 Seiko Epson Corp 半導体装置及びパターンデータ作成方法
US6777813B2 (en) * 2001-10-24 2004-08-17 Micron Technology, Inc. Fill pattern generation for spin-on-glass and related self-planarization deposition
US6815787B1 (en) 2002-01-08 2004-11-09 Taiwan Semiconductor Manufacturing Company Grid metal design for large density CMOS image sensor
JP2004354605A (ja) * 2003-05-28 2004-12-16 Matsushita Electric Ind Co Ltd 半導体設計レイアウトパタン生成方法および図形パタン生成装置
US7235424B2 (en) * 2005-07-14 2007-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for enhanced CMP planarization using surrounded dummy design
CN101341595A (zh) * 2005-12-14 2009-01-07 飞思卡尔半导体公司 形成具有伪特征的半导体器件的方法
US7765235B2 (en) * 2005-12-29 2010-07-27 Rovi Guides, Inc. Systems and methods for resolving conflicts and managing system resources in multimedia delivery systems
US7934173B2 (en) * 2008-01-14 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse dummy insertion algorithm
CN103170906B (zh) * 2013-03-14 2016-08-10 上海华力微电子有限公司 检测研磨工艺负载效应的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295443A (ja) * 1987-12-28 1989-11-29 Mitsubishi Electric Corp 微細パターン形成方法
JP2695821B2 (ja) * 1988-03-22 1998-01-14 株式会社東芝 半導体集積回路装置
DE3902693C2 (de) * 1988-01-30 1995-11-30 Toshiba Kawasaki Kk Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen
JPH04307958A (ja) * 1991-04-05 1992-10-30 Hitachi Ltd 半導体集積回路装置の製造方法
KR930008894B1 (ko) * 1991-09-19 1993-09-16 삼성전자 주식회사 반도체장치의 금속배선구조
JPH06216249A (ja) * 1993-01-13 1994-08-05 Nec Ic Microcomput Syst Ltd Ｉｃチップ自動レイアウト設計システム
US5494853A (en) * 1994-07-25 1996-02-27 United Microelectronics Corporation Method to solve holes in passivation by metal layout

Also Published As

Publication number Publication date
TW358986B (en) 1999-05-21
KR970072099A (ko) 1997-11-07
CN1099696C (zh) 2003-01-22
JPH1056015A (ja) 1998-02-24
US5926733A (en) 1999-07-20
CN1166050A (zh) 1997-11-26

Similar Documents

Publication Publication Date Title
US4478679A (en) Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors
KR100190365B1 (ko) 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법
US6638816B2 (en) Integrated circuit device with MIM capacitance circuit and method of manufacturing the same
KR20000035176A (ko) 전자 디바이스 및 반도체 장치, 및 전극 형성 방법
US6340631B1 (en) Method for laying out wide metal lines with embedded contacts/vias
US4544941A (en) Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device
JPH02177558A (ja) 半導体集積回路装置
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
JP2817226B2 (ja) 半導体装置の製造方法
JPH02262338A (ja) 半導体装置の製造方法
KR950005461B1 (ko) 반도체장치 및 그 제조방법
JPS59155944A (ja) 半導体装置の製造方法
KR100244794B1 (ko) 반도체 소자의 제조방법
KR100406738B1 (ko) 반도체 소자의 제조 방법
KR100248340B1 (ko) 반도체제조방법
KR100372657B1 (ko) 반도체소자의콘택형성방법
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
KR100237752B1 (ko) Eprom 소자의 언더컷 식각 방지방법
JPS60160666A (ja) 半導体装置の製造方法
KR0167243B1 (ko) 반도체 소자 및 그 제조방법
TW451474B (en) Manufacturing method of embedded type dynamic random access memory
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
KR0124487B1 (ko) 고집적 반도체소자의 미세 콘택 형성방법
KR960013507B1 (ko) Sram의 제조방법
JPH0444250A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee