CN103170906B - 检测研磨工艺负载效应的方法 - Google Patents

检测研磨工艺负载效应的方法 Download PDF

Info

Publication number
CN103170906B
CN103170906B CN201310082029.4A CN201310082029A CN103170906B CN 103170906 B CN103170906 B CN 103170906B CN 201310082029 A CN201310082029 A CN 201310082029A CN 103170906 B CN103170906 B CN 103170906B
Authority
CN
China
Prior art keywords
wafer
dummy pattern
load effect
spacing
grinding technics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310082029.4A
Other languages
English (en)
Other versions
CN103170906A (zh
Inventor
龙吟
范荣伟
王洲男
倪棋梁
王恺
陈宏璘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310082029.4A priority Critical patent/CN103170906B/zh
Publication of CN103170906A publication Critical patent/CN103170906A/zh
Application granted granted Critical
Publication of CN103170906B publication Critical patent/CN103170906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及半导体制造领域，尤其涉及一种检测研磨工艺负载效应的方法，通过采用测试晶圆测试出平坦化工艺的研磨缺陷间距及研磨工艺的最佳工艺时间，于工艺晶圆上设置对应间距的虚拟图案，并对工艺晶圆进行最佳工艺时间的平坦化工艺，进而能有效的避免因晶圆上图形密度不同而引起的负载效应的产生，在提高产品性能的同时，增大了产品的良率。

Description

检测研磨工艺负载效应的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种检测研磨工艺负载效应的方法。
背景技术
随着集成电路工艺的发展和集成度的提高，晶圆上芯片边缘的虚拟图形区域经常被用来布局一些功能性的电路，由于这些区域靠近芯片切割道，往往具有比较空旷的区域，而在实际生产中的工艺操作很容易在晶圆的空旷区域和密集区域形成不一样的工艺条件，造成负载效应，尤其是对大尺寸晶圆进行平坦化工艺时，形成的负载效应更加明显；如在对晶圆进行化学机械研磨工艺（CMP）时，由于是对整片晶圆一起进行研磨工艺，使得在大尺寸的晶圆（如直径为300毫米的晶圆）比小尺寸的晶圆（如直径200毫米的晶圆）更容易受到负载效应的影响，从而在不同区域形成不同的研磨速率。
由于不同图形密度区域的研磨速率的不同就会造成对晶圆的过度研磨缺陷，即在晶圆的边缘虚拟图形因为靠近空旷区域，而使得其研磨速度相对靠近密集区域的研磨速度较快，因此就会形成了的过度研磨缺陷，而对于在电路设计中把一些功能性的电路置于空旷区域形成的过度研磨则更加危险，因为类似虚拟图案的地方在后续工艺过程中会通过接触孔与后端金属电路相接，若在此区域形成了过度研磨缺陷，往往对产品良率造成极大影响。
中国专利（公开号：CN1674234A）公开了，通过在表示化学机械研磨状况的曲线中，利用良好地近似于表示目标研磨量一侧的部分的公式作为计算公式，可以依照实际实施产品晶片的研磨的化学机械研磨的状况，高精度地设定研磨速率及研磨时间的计算。利用算符将与研磨对象的膜的模特性相关的参数A、与膜表面的起伏状态相关的参数B、与化学机械研磨装置之间的机械误差相关的参数C结合在计算公式中。该技术文献并没有公开有关解决因图形密度不同而造成研磨速率不同，进而造成过度研磨缺陷问题的相关任何技术特征。
中国专利（公开号：CN101242931A）公开了一种用于化学研磨的光谱基地 检测设备与方法，包含光谱基地终点侦测、光谱基低研磨速率调整、冲洗光学头的上表面、或具有窗口的垫片，主要通过光谱基低终点逻辑判定研磨工艺终点，进而控制化学研磨工艺。该技术文献也没有公开有关解决因图形密度不同而造成研磨速率不同，进而造成过度研磨缺陷问题的相关任何技术特征。
发明内容
针对上述存在的问题，本发明公开了一种检测研磨工艺负载效应的方法，其中，包括：
根据工艺需求制备多个测试晶圆；
对所述测试晶圆进行平坦化工艺，以获取过度研磨缺陷的间距；
根据所述过度研磨缺陷的间距于工艺晶圆上设置虚拟图案后，对所述工艺晶圆进行平坦化工艺；
其中，根据所述工艺晶圆的图案制备所述测试晶圆。
上述的检测研磨工艺负载效应的方法，其中，对每个所述测试晶圆的进行平坦化工艺的时间均不相同；
且在对所述测试晶圆进行平坦化工艺时，同时获取每个测试晶圆平坦化工艺后过度研磨缺陷数据和剩余氧化物数据，以建立测试晶圆的平坦化工艺时间分别与所述过度研磨缺陷和剩余氧化物之间的函数关系。
上述的检测研磨工艺负载效应的方法，其中，还包括：
根据所述平坦化工艺时间分别与所述过度研磨缺陷和剩余氧化物之间的函数关系，获取进行平坦化工艺的最佳工艺时间；
并对所述工艺晶圆进行所述最佳工艺时间的平坦化工艺。
上述的检测研磨工艺负载效应的方法，其中，根据所述过度研磨缺陷的间距于工艺晶圆上设置对应间距的虚拟图案。
上述的检测研磨工艺负载效应的方法，其中，所述虚拟图案包括间距为0.5μm的虚拟图案、间距为1μm的虚拟图案和间距为2μm的虚拟图案。
上述的检测研磨工艺负载效应的方法，其中，所述虚拟图案的图像根据工艺需求设定。
上述的检测研磨工艺负载效应的方法，其中，根据所述工艺晶圆的图案设定 光罩，并根据所述光罩制备与所述工艺晶圆图案相同的所述测试晶圆。
上述的检测研磨工艺负载效应的方法，其中，对所述测试晶圆进行的平坦化工艺条件与对所述工艺晶圆进行的平坦化工艺条件中除工艺时间外，其他的工艺条件均相同。
上述的检测研磨工艺负载效应的方法，其中，所述平坦化工艺为化学机械研磨工艺。
上述的检测研磨工艺负载效应的方法，其中，还包括：
设置多个间距的虚拟图案光罩，并以所述虚拟光罩为掩膜于所述工艺晶圆上的虚拟图案区域制备所述虚拟图案。
综上所述，本发明一种检测研磨工艺负载效应的方法，通过采用测试晶圆测试出平坦化工艺的研磨缺陷间距及研磨工艺的最佳工艺时间，于工艺晶圆上设置对应间距的虚拟图案，并对工艺晶圆进行最佳工艺时间的平坦化工艺，进而能有效的避免因晶圆上图形密度不同而引起的负载效应的产生，在提高产品性能的同时，增大了产品的良率。
附图说明
图1为实施例中检测研磨工艺负载效应的方法的流程示意图；
图2为实施例中平坦化工艺时间分别与过度研磨缺陷和剩余氧化物之间的函数关系示意图；
其中，图2中横轴表示工艺时间值，纵轴表示过度研磨缺陷值和剩余氧化物值，直线1表示工艺时间与剩余氧化物之间的函数关系，直线2表示工艺时间与过度研磨缺陷之间的函数关系，时间t为平坦化工艺的最佳工艺时间值。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图1为实施例中检测研磨工艺负载效应的方法的流程示意图；图2为实施例中平坦化工艺时间分别与过度研磨缺陷和剩余氧化物之间的函数关系示意图，其中，横轴表示工艺时间值，纵轴表示过度研磨缺陷值和剩余氧化物值，直线1表示工艺时间与剩余氧化物之间的函数关系，直线2表示工艺时间与过度研磨缺陷 之间的函数关系，时间t为平坦化工艺的最佳工艺时间值。如图1-2所示，一种检测研磨工艺负载效应的方法，主要应用于如Logic、Memory、RF、HV、Analog/Power等技术平台上，可根据工艺需求预先设置多个不同间距的虚拟图案光罩（掩膜版），如预先设定间距为0.5μm、1μm、1.5μm或2μm等范围的虚拟图案光罩，也可在工艺过程中根据具体测量的间距数值设定虚拟图案光罩，且虚拟图案光罩中的图形可根据具体的工艺需求设定，如设定为方形、圆形或多边形等。
首先，根据需要进行平坦化工艺的工艺晶圆制备多个测试晶圆的光罩（掩膜版），每个光罩的图形均与工艺晶圆上的图像相同，并以该光罩为掩膜，制备多个与工艺晶圆图像相同的测试晶圆，且该测试晶圆与工艺晶圆的材质等条件均相同。
其次，分别对每个测试晶圆进行不同工艺时间的平坦化工艺，并同时收集进行过平坦化工艺的测试晶圆上的过度研磨缺陷值及剩余氧化物的值，同时记录下对该测试晶圆进行的工艺时间。将上述的每个测试晶圆的工艺时间、过度研磨缺陷值和剩余氧化物的值汇总后，获取过度研磨缺陷之间的间距，并分别建立进行平坦化的工艺时间分别与过度研磨缺陷和剩余氧化物之间的函数关系图（如图2所示），直线1与直线2交叉位置的工艺时间t就是进行平坦化工艺的最佳工艺时间值；其中，也可以对其他的平坦化工艺条件进行检测，其工艺步骤与检测工艺时间的值近似，在此不再累述。
之后，根据过度研磨缺陷之间的间距，以相应间距的虚拟图案光罩为掩膜，于工艺晶圆的虚拟图案区域制备相应的虚拟图案，如过度研磨缺陷之间的间距为1μm，则采用间距为1μm的虚拟图案光罩为掩膜，若过度研磨缺陷之间的间距为1.5μm，则采用间距为1.5μm的虚拟图案光罩为掩膜，即研磨缺陷之间的间距与虚拟图案光罩的间距相同。
最后，对制备有虚拟图案的工艺晶圆进行最佳工艺时间t的平坦化工艺，以完成对工艺晶圆的平坦化操作；由于在工艺晶圆的虚拟图案区域设置了与在该平坦化工艺条件下产生过度研磨缺陷间距相同的虚拟图案，进而降低了因图案密度不均而造成的晶圆不同区域的研磨速率不同，有效避免研磨工艺负载效应的产生。
优选的，上述的平坦化工艺为化学机械研磨工艺，且对测试晶圆进行的平坦 化工艺条件与对工艺晶圆进行的平坦化工艺条件中除工艺时间外，其他的工艺条件均相同。
另外，作为本发明的变换，也可通过改进研磨工艺的平坦度来获取稳定且安全的平坦化工艺。
综上所述，由于采用了上述技术方案，本发明实施例提出一种检测研磨工艺负载效应的方法，通过采用测试晶圆测试出平坦化工艺的研磨缺陷间距及研磨工艺的最佳工艺时间，于工艺晶圆上设置对应间距的虚拟图案，并对工艺晶圆进行最佳工艺时间的平坦化工艺，进而能有效的避免因晶圆上图形密度不同而引起的负载效应的产生，在提高产品性能的同时，增大了产品的良率。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (9)

1.一种检测研磨工艺负载效应的方法，其特征在于，包括：
根据工艺需求制备多个测试晶圆，其中，根据工艺晶圆的图案设定光罩，并根据所述光罩制备与工艺晶圆图案相同的所述测试晶圆；
对所述测试晶圆进行平坦化工艺，以获取过度研磨缺陷的间距；
根据所述过度研磨缺陷的间距于工艺晶圆上设置虚拟图案后，对所述工艺晶圆进行平坦化工艺。
2.根据权利要求1所述的检测研磨工艺负载效应的方法，其特征在于，对每个所述测试晶圆的进行平坦化工艺的时间均不相同；
且在对所述测试晶圆进行平坦化工艺时，同时获取每个测试晶圆平坦化工艺后过度研磨缺陷数据和剩余氧化物数据，以建立测试晶圆的平坦化工艺时间分别与所述过度研磨缺陷和剩余氧化物之间的函数关系。
3.根据权利要求2所述的检测研磨工艺负载效应的方法，其特征在于，还包括：
根据所述平坦化工艺时间分别与所述过度研磨缺陷和剩余氧化物之间的函数关系，获取进行平坦化工艺的最佳工艺时间；
并对所述工艺晶圆进行所述最佳工艺时间的平坦化工艺。
4.根据权利要求1所述的检测研磨工艺负载效应的方法，其特征在于，根据所述过度研磨缺陷的间距于工艺晶圆上设置对应间距的虚拟图案。
5.根据权利要求1所述的检测研磨工艺负载效应的方法，其特征在于，所述虚拟图案包括间距为0.5μm的虚拟图案、间距为1μm的虚拟图案和间距为2μm的虚拟图案。
6.根据权利要求1所述的检测研磨工艺负载效应的方法，其特征在于，所述虚拟图案的图像根据工艺需求设定。
7.根据权利要求1所述的检测研磨工艺负载效应的方法，其特征在于，对所述测试晶圆进行的平坦化工艺条件与对所述工艺晶圆进行的平坦化工艺条件中除工艺时间外，其他的工艺条件均相同。
8.根据权利要求1所述的检测研磨工艺负载效应的方法，其特征在于，所述平坦化工艺为化学机械研磨工艺。
9.根据权利要求1所述的检测研磨工艺负载效应的方法，其特征在于，还 包括：
设置多个间距的虚拟图案光罩，并以所述虚拟图案光罩为掩膜于所述工艺晶圆上的虚拟图案区域制备所述虚拟图案。
CN201310082029.4A 2013-03-14 2013-03-14 检测研磨工艺负载效应的方法 Active CN103170906B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310082029.4A CN103170906B (zh) 2013-03-14 2013-03-14 检测研磨工艺负载效应的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310082029.4A CN103170906B (zh) 2013-03-14 2013-03-14 检测研磨工艺负载效应的方法

Publications (2)

Publication Number Publication Date
CN103170906A CN103170906A (zh) 2013-06-26
CN103170906B true CN103170906B (zh) 2016-08-10

Family

ID=48631327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310082029.4A Active CN103170906B (zh) 2013-03-14 2013-03-14 检测研磨工艺负载效应的方法

Country Status (1)

Country Link
CN (1) CN103170906B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110394727B (zh) * 2019-07-29 2021-11-23 武汉新芯集成电路制造有限公司 一种晶圆的研磨控制方法及装置、研磨设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1166050A (zh) * 1996-04-26 1997-11-26 现代电子产业株式会社 半导体器件的金属层图案和形成这种金属层图案的方法
TW457581B (en) * 2000-08-18 2001-10-01 Promos Technologies Inc Method for uniformly etching deep trench structure
CN1378266A (zh) * 2001-04-04 2002-11-06 华邦电子股份有限公司 产生金属层虚拟图案的方法
CN1787202A (zh) * 2004-12-08 2006-06-14 上海华虹Nec电子有限公司 浅沟槽隔离工艺中化学机械研磨工艺窗口确定方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62123722A (ja) * 1985-11-22 1987-06-05 Nec Corp 半導体装置
CN102540749B (zh) * 2010-12-29 2013-11-06 中芯国际集成电路制造(上海)有限公司 一种光刻方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1166050A (zh) * 1996-04-26 1997-11-26 现代电子产业株式会社 半导体器件的金属层图案和形成这种金属层图案的方法
TW457581B (en) * 2000-08-18 2001-10-01 Promos Technologies Inc Method for uniformly etching deep trench structure
CN1378266A (zh) * 2001-04-04 2002-11-06 华邦电子股份有限公司 产生金属层虚拟图案的方法
CN1787202A (zh) * 2004-12-08 2006-06-14 上海华虹Nec电子有限公司 浅沟槽隔离工艺中化学机械研磨工艺窗口确定方法

Also Published As

Publication number Publication date
CN103170906A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
CN104376186B (zh) 一种冗余金属的填充方法及其系统
CN103902789A (zh) 一种冗余图形的填充方法
CN106853610B (zh) 抛光垫及其监测方法和监测系统
CN104428882B (zh) 半导体晶片的评价方法及制造方法
CN107107309B (zh) 抛光研磨处理中研磨量的模拟方法、抛光研磨装置及研磨量的模拟用存储介质
CN102380817B (zh) 防止晶圆边缘器件良率低的方法
CN101894175B (zh) 制作半导体器件的方法、设备、程序及产生掩模数据的程序
TW200529312A (en) CMP apparatus and process sequence
JP4338240B2 (ja) 半導体チップの製造方法
KR102291391B1 (ko) 사이징장치, 연마장치, 및 연마방법
TW201343324A (zh) 研磨裝置及研磨方法
CN101957186A (zh) 检测晶圆表面平整度的方法及化学机械抛光的方法
CN103170906B (zh) 检测研磨工艺负载效应的方法
CN105563299B (zh) 金属的化学机械研磨方法
JP6646510B2 (ja) スピンエッチング方法及び半導体ウェーハの製造方法
KR20150048073A (ko) 기판들의 폴리싱으로부터의 스펙트럼 데이터의 그룹화
CN110211876B (zh) 一种芯片的加工方法
CN117140340A (zh) 一种晶圆研磨控制方法、装置、设备及介质
KR20050033180A (ko) 산화막 평탄화 방법 및 이를 이용한 반도체 소자의 제조방법
CN104215482A (zh) 一种失效分析样品的制备方法
CN102044468B (zh) 一种浅沟槽隔离结构表面的研磨方法
CN102689267B (zh) 化学机械研磨方法
CN108788940A (zh) 化学机械研磨设备工艺能力的监控方法
CN101934494A (zh) 一种化学机械研磨方法
CN105470162A (zh) 一种侦测接触孔缺陷的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant