JPS62123722A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62123722A
JPS62123722A JP26432985A JP26432985A JPS62123722A JP S62123722 A JPS62123722 A JP S62123722A JP 26432985 A JP26432985 A JP 26432985A JP 26432985 A JP26432985 A JP 26432985A JP S62123722 A JPS62123722 A JP S62123722A
Authority
JP
Japan
Prior art keywords
film
metal wiring
processed
etching
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26432985A
Other languages
English (en)
Inventor
Nobuaki Yamamori
山盛 信彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26432985A priority Critical patent/JPS62123722A/ja
Publication of JPS62123722A publication Critical patent/JPS62123722A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、詳しくはドライエツチングにより
パターン形成された半導体装置に関する。
〔従来の技術〕
近年、半導体集積回路は高集積化が進み、これに伴いそ
の金属配線、特にアルミニウム配線のパターン形成方法
も従来のウェットエツチング方式からドライエツチング
方式に移行しつつある。
従来の金属配線のパターンの一例としては、例えば第3
図に示すものがある。
同図において、(1)はコンタクト穴を示し、(2)は
このコンタクト穴(1)に接続された全年配線であり、
絶縁膜(3)上に設けられている。絶縁膜(3)は窒素
を含むシリコン化合物で形成されている。この場合、金
属配線(2)が絶縁膜(3)上に占有する割合はその表
面積比で20チ程度である。
〔発明が解決しようとする問題点〕
しかしながら、このような従来の半導体装置にあっては
、ドライエツチングにより金属配線のパターン形成を行
うが、この金属配線の絶縁膜に対する占有面積が20チ
程度であったため、該パターン形成に際してエッチされ
るパターン面積が大きくなって以下の問題点を有してい
た。すなわち、ドライエツチングではエッチされるパタ
ーン面積が大となればエツチングガス中のエツチング有
効成分が多く消費されてガスの濃度が低くなシ、エツチ
ング速度が低下するというローディング効果を生じ、結
果的にパターン変換差に悪影響を及ぼすのである。また
、ドライエツチングはウェットエツチングに比較して被
加工膜と下地膜との選択比が小のため、例えば金属配線
のエツチング時絶縁膜までエッチしてしまい、この下地
膜(絶縁膜)の構成物質がガス中に混入してその濃度を
薄め、エッチ速度を低下させ特にパターン面積が犬とな
ればパターン変換差に悪影響を及はすことになる。
これは、絶縁膜として窒素を含むシリコン化合物を用い
た場合特に顕著となる。
これらの結果、金属配線を過剰にエツチングしてしまい
配線が細る等の不良が発生するという問題点を有してい
た。第4図は下地絶縁膜がP−8iNの場合の配線パタ
ーン面積率とA4配線細りの不良率との関係を示してい
る。
〔問題点を解決するための手段〕 本発明に係る半導体装置は、エツチングガスに対するエ
ツチング速度が互いに異なる被加工膜とその下地膜とを
備え、この下地膜の表面積の50チ以上を前記被加工膜
で覆った構成である。
〔作用〕
本発明に係る半導体装置にあっては、被加工膜の表面積
を下地膜のそれの50%以上としたため、エッチされる
パターン面積が小となってドライエツチング時ローディ
ング効果の発生が抑制され、また、下地膜のエツチング
量が減少してその構成物質によるガス濃度の低下を抑制
できる。これらの結果エツチング速度が低下することを
防止でき、パターン変換差を低減できる。
〔実施例〕
以下、本発明の実施例を図面に基づいて説明する。
第1図は本発明に係る半導体装置の一実施例を示す平面
図である。
同図において、(11)は下地絶縁膜であシ、この絶縁
膜(11)は窒素を含むシリコン化合物、例えばP−8
iNにより形成されている。(12)はこの絶縁膜(1
1)上に設けられた例えばアルミニウムの薄膜からなる
金属配線膜であり、コンタクト穴(13)に接続されて
いる。また、下地絶縁膜(11)上には所定形状で所定
の表面積を有するダミー金属配線(14)が設けられて
いる。このダミー金属配線(14)は上記金属配′a(
12)及びコンタクト穴(13)には接続されていない
。ここで、金属配線(12)の表面積とダミー金属配H
!(14)の表面積との和はウニ八表面積、すなわち下
地絶縁膜(11)の表面積の50%を越える大きさであ
る。この場合、金属配線(12)とダミー金属配線(1
4)とは共に同一材料で形成されドライエツチング時の
被加工膜(15)を形成しており、また、この被加工膜
(15)と下地膜(11)とはエツチングガスに対する
エツチング速度が互いに異なる。
従って、以上の構成からなる半導体装置にあっては、ド
ライエツチングによって下地絶縁膜(11)上に金属配
uil (12)及びダミー金属配線(14)のパター
ン形成を行うが、この場合、これらの金属配線(12)
(14)、すなわち被加工膜(15)の表面積が下地膜
(11)の表面積の50%を越えているため、エツチン
グされるパターン面積が小となってローディング効果の
発生は大幅に抑制され、また、選択比が小となってもこ
のパターン面積が小さいため、下地絶縁膜(11)のエ
ツチング量は全体として大幅に減少し、エツチングガス
の濃度の低下も抑制される。これらの結果、エツチング
速度の低下は抑制されパターン変換差の増大を防止でき
、所定面積の金属配線(12)を得ることができる。換
言すればアルミニウム配線膜りによる不良の発生を防止
できる。
次に、第2図は本発明の他の実施例を示している。
この実艶例では、上記実施例におけるダミー金属配線膜
(14)に代えて金属配線膜(12)自体の幅を犬とし
て被加工膜(15)を金践配線膜(12)・のみで形成
したものである。この場合、金属配線膜(12)の表面
積は下地絶縁膜(11)のそれの50−以上となるよう
に形成している。
その他の構成及び作用は上記実施例と同一であυ省略す
る。
〔効果〕
以上説明してきたように、本発明によれば、半導体装置
において金属配線等の被加工膜のドライエツチング時に
金属配線の細り等被加工膜の過剰なエツチングを防止す
ることができるという効果がある。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の一実施例を示す平面
図、第2図は他の実施例を示す平面図、第3図は従来の
半導体装置を示すその平面図、第4図は従来装置におけ
るパターン面積率とA4細り不良率との関係を示すグラ
フである。 (11)・・・・・・下地絶縁膜、(12)・・・・・
・金属配線膜、(14)・・・・・・ダミー金属配縁、
(15)・・・・・・被加工膜。 5nLP、、き 代理人 弁理士  内 原   3.、  プ4゜′パ
沫ノ 14 タζ゛−童#illこ、氏準ミ 第1 図 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)エッチングガスに対するエッチング速度が互いに
    異なる被加工膜とその下地膜とを備えた半導体装置にお
    いて、前記下地膜の表面積の50%以上を前記被加工膜
    で覆ったことを特徴とする半導体装置。
  2. (2)前記下地膜を窒素を含むシリコン化合物で形成す
    るとともに、前記被加工膜を金属配線で形成した特許請
    求の範囲第1項記載の半導体装置。
JP26432985A 1985-11-22 1985-11-22 半導体装置 Pending JPS62123722A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26432985A JPS62123722A (ja) 1985-11-22 1985-11-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26432985A JPS62123722A (ja) 1985-11-22 1985-11-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS62123722A true JPS62123722A (ja) 1987-06-05

Family

ID=17401671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26432985A Pending JPS62123722A (ja) 1985-11-22 1985-11-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS62123722A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0890991A2 (en) * 1997-06-30 1999-01-13 Siemens Aktiengesellschaft A layout design method for a semiconductor device
KR200451466Y1 (ko) 2008-12-12 2010-12-17 (주)아모레퍼시픽 전동 마스카라용 브러시
CN103170906A (zh) * 2013-03-14 2013-06-26 上海华力微电子有限公司 检测研磨工艺负载效应的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713180A (en) * 1980-06-25 1982-01-23 Fujitsu Ltd Etching method
JPS60124941A (ja) * 1983-12-12 1985-07-04 Toshiba Corp 集積回路の製造法
JPS60148118A (ja) * 1984-01-13 1985-08-05 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713180A (en) * 1980-06-25 1982-01-23 Fujitsu Ltd Etching method
JPS60124941A (ja) * 1983-12-12 1985-07-04 Toshiba Corp 集積回路の製造法
JPS60148118A (ja) * 1984-01-13 1985-08-05 Toshiba Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0890991A2 (en) * 1997-06-30 1999-01-13 Siemens Aktiengesellschaft A layout design method for a semiconductor device
EP0890991A3 (en) * 1997-06-30 2000-05-10 Siemens Aktiengesellschaft A layout design method for a semiconductor device
KR200451466Y1 (ko) 2008-12-12 2010-12-17 (주)아모레퍼시픽 전동 마스카라용 브러시
CN103170906A (zh) * 2013-03-14 2013-06-26 上海华力微电子有限公司 检测研磨工艺负载效应的方法

Similar Documents

Publication Publication Date Title
JPS62123722A (ja) 半導体装置
JP3080400B2 (ja) 半導体装置
JPS6053459B2 (ja) プラズマエツチング方法
JPH07106327A (ja) 半導体装置及びその製造方法
JPH02113548A (ja) 半導体装置
JP2629721B2 (ja) ドライエッチング方法
JP2002141328A (ja) 半導体装置およびその製造方法
JPH05267290A (ja) 半導体集積回路およびその製造方法
JPS6257222A (ja) 半導体装置の製造方法
JPH01244636A (ja) 半導体装置の製造方法
JPS62179119A (ja) 半導体装置の製造法
JP3174918B2 (ja) 半導体集積回路チップの製造方法
KR0180116B1 (ko) 반도체 장치의 금속 배선 형성 방법
JPS59161026A (ja) エツチング方法
JPS63133533A (ja) 半導体装置の製造方法
KR940002298B1 (ko) 2단계 mlr을 이용한 포토 마스크 제조방법
JPS63257229A (ja) 半導体装置の製造方法
JPH01119028A (ja) 半導体装置の製造方法
JPS5815249A (ja) コンタクトホ−ル形成法
JPS62281328A (ja) 半導体装置の製造方法
KR940001401B1 (ko) 산화 방지막
JPS5567140A (en) Method for manufacturing semiconductor device
JPS58197849A (ja) 電極配線の形成方法
JPH06151352A (ja) 半導体装置の製造方法
KR19990010202A (ko) 반도체장치의 미세패턴 형성방법